Синтезатор частот

(57) Изобретение относится к радиотехнике, Цель изобретения - повьппение спектральной чистоты выходногосигнала. Синтезатор частот содержитг-р 1 тактовых импульсов, накопитель2 кодов, управляемые линии 3 и 10 здержки, блок 4 управления, делитель5 частоты на два, делители 6 частоты, линии 7 и 9 задержки и триггеры8. Цель достигается за счет улучшения спектральных характеристик устрва путем повьппения в нем точностикомпенсации Фазовых ошибок. 1 ил.Изобретение относится к радиотехнике и может использоваться в устройствах формирования сложных частотноманипулированных сигналов.Целью изобретения является повыше 5ние спектральной чистоты выходногосигнала,На чертеже приведена структурнаяэлектрическая схема синтезатора частот.Синтезатор частот содержит генератор 1 тактовых импульсов, накопитель2 кодов, первую управляемую линию 3задержки, блок 4 управления, делитель 155 частоты на два, первый, второй,и-й делители 6, 6 6) частоты,первую, вторую. и-ю линии 71, 7,7 задержки, первый, второй,и-й триггеры 8, 8 8 п, первую,вторую,,(п)-ю дополнительные линии 9,99,задержки и вторуюуправляемую линию 1 О задержки.Синтезатор частот работает следующим образом.25Принцип работы синтезатора частотоснован на цифровом Формировании накопителем 2 кодов в фиксированные тактовые моменты времени Г определенныесигналы на выходе и-го делителя тактовой частоты, кода Лазы К, = К 1 -И епг30(К 1/И) колебания синтезируемой частоты йс в соответствии с кодом К= И И Й/Ег, где Йт - тактовая частота накопителя кодов, И = 2 - коэф 3=фициент деления делителя частоты на 35два, И - максимальная емкость накопителя 2 кодов. В моменты переполнения накопителя 2 кодов . на его выходепереполнения появляются импульсы, акод фазы на его информационном выходе40уменьшается до значения К (г), гдег = епг 1 К/Л 1. При синтезе частот,находящихся в дробно-кратном соотношении с Г значения К (г) отличны от)нуля. Это указывает ца то, что импуль 45сы переполнения формируются с некотолрой временной погрешностью = Т И (г)//К где Т - длительность одного такта, равная 1/1 т, и эта погрешностьявляется следствием цифрового накопле ния фазы. Полученная последовательность является неравномерной.Блок 4 управления осуществляетоперацию деления кодов К (г)/К. Полученцый ца его выходах код К(г) = 55- К (г)/К используется для управления линиями задержки. Для снижениявременной погрешности последователь хХ (г- --- ),1 12 4В общем случае для работы и-й линии 7 задержки необходим управляющий сигнал У(г) = Х (г) ", (г) .Х(г) ++ Х(г) Х,(г) Х,(г) Х(г -2 4 Однако для нормальной работы линий 7. 7 задержки синтезатора частот цет необходимости обеспечивать большую точность формирования их управляющего сигнала, Поэтому приведенное соотношение для нахождения управляющего сигнала третьей линии 7 задержки У(г) можно испольэовать и для нахождения управляющиханналов ности на выходе переполнения накопителя 2 кодов используются работающие последовательности по времени и линий задержки 717 и управляемая линия 3 задержки.Старший разряд Х(г) кода К(г) = Х(г)Х (г)Х(г), Х(г) непосредственно используется для управления первой линией 7 задержки: 1(г)= = Х)(г), Компенсация фазовых ошибок импульсной последовательности, поступающей на вход первой линии 7 задержки, осуществляется эа счет сдвига части указанных импульсов по сигналу У (г) на величину, близкую к Т/2. После тактировация с помощью первого триггера 8 эта величина становится равной Т/2. С учетом этого сдвига для управления второй линией 7 задержки необходимо использовать сигнал У (г)=Х(г) Х,(г) Х (г) Х,(г - 1/2), где Х;(г) - инверсия значения Х (г), 1. = 0,1,2,При нахождении управляющего сигнала третьей линии 7 задержки необходимо учитывать сдвиг выходного сигнала накопителя 2 кодов в первой линии 7- задержки на Т/2 во второй линии 7 задержки на Т/4: У(г) = Х(г) Х (г)х хХ (г) + Х (г) Х 1(г) Х (и -- ) + + Х (г) Х (г) Х (г - в ) + Х (г) Х,(г)"+ х,(г) х,(г) х (г - -) +х,(г) х,(г)х1 1 1 Х (г -- ) + Х (г) Х (г) Х (г- - )(1)и 2" 2 4Сигнал генератора 1 тактовых им-. 10 пульсов поступает на вход и-го делителя би частоты, имеющего коэффициент деления ш , с выхода которого сигнал,офимеющий частоту, равную Гг, поступает на тактовый вход накопителя 2 кодов, на информационный вход которого поступает код частоты с входа устройства. В накопителе 2 кодов в каждый тактовый момент осуществляется сложение кода частоты с кодом, накопленным в накопителе 2 кодов. В момент переполне" ния на его выходе переполнения появляются импульсы; последовательность этих импульсов поступает на вход первой линии 7 задержки, где по управляющему сигналу, поступающему с первого выхода блока 4 управления, осуществляется сдвиг части импульсов этой последовательности на величину, близкую к половине периода тактовой 30 частоты. 18 6ния, на величину, близкую к половине периода тактовой частоты й;.Импульсная последовательность, полученная на выходе второй линии 7 задержки после тактирования, которое осуществляется так же, как и тактиро" вание выходного сигнала первой линии 7 задержки, но с более высокой час- . тотой 4 Г, поступает на вход третьей линии э задержки, принцип действия которой, а также следующих линий задержки аналогичен. В и-й линии 7 задержки по сигналу, поступающему на ее управляющий вход с выхода (и)-й дополнительной линии 9 и,задержки осуществляется сдвиг части импульсов последовательности, образующейся на выходе (и)-го триггера 8 осуществляющего тактирование выходного сигнала(и)-й линии 7,задержки на величину,близкую к Т/2 . (и)-я дополнительная линия 9,задержки по сигналам, поступаюцим с первых двух выходов блока 4 управления, осуществляет сдвиг части импульсов сигнала, поступающего с и-го выхода блока 4 управления на величину, определяемую соотношением (1).Полученная на выходе и-й линии 7 задержки импульсная последовательность О тактируется сигналом с частотой 2 Г, полученным непосредственно от генера Полученная на выходе первой линии7 задержки импульсная последователь 1ность тактируется сигналом с частотой, равной 2 йт, полученной делением 35 сигнала генератора 1 тактовых импульсов в первом делителе 6 частоты на величину ш. Сигнал с выхода первого делителя 6, частоты поступает на тактовый вход первого триггера 8. Про 40 тактированная последовательность с выхода первого триггера 8, не содержит ошибок, связанных с неидеальностьюВзадержки первой линии 7, задержки. Эта последовательность поступает на вход45 второй линии задержкиВторая линия 7 задержки по сигналу, поступающему на ее управляющий вход с выхода первой дополнительной50 линии 9 задержки, осуществляет сдвиг части импульсов указанной последовательности на величину, близкую к чет" верти периода тактовой частоты. Первая дополнительная линия 9 задержки. по сигналу, поступающему с первого выхода блока. 4 управления, осуществляет сдвиг части сигнала, поступающего1 с второго выхода блока 4 управлетора 1 тактовых импульсов. Сигнал тактирования поступает на тактовый входи-го триггера 8. С выхода и-го триггера 8импульсная последовательность поступает на вход первой управляемой линии 3 задержки.Первая управляемая линия 3 задержки осуществляет задержку каждого импульса последовательности, поступающего на ее вход, на величину, определяемув кодами, поступающими на ее вход.управления от второй управляемой линии 1 задержки. Вторая управляемая линия 10 задержки по сигналам, посуупающим с первых двух выходов блока 4 управления, осуществляет сдвиг частей сигналов, поступающих с сигнального разрядного выхода блока 4 управления, на величины, определяемые соотношением (1). Сигнал с выхода первой управляемой линии 3 задержки поступает на вход делителя 5, с выхода .которого снимается сигнал, по форме близкий к меандру.Введение и линий , 7 задерж, цки, и триггеров 8, 8, (и) дополнительных линий 99- задерж 1538218ки, второй управляемой линии 10 задержки и п делителей 6 ,6,частоты позволяет существенно улучшить спектральные характеристики устройства за счет повышения точности ком 5 пенсации фазовых ошибок в его схеме.Точность компенсации фазовых ошибок удается повысить за. счет того, 1что большая часть задержки, необходи- мой для компенсации фазовых ошибок, реализуется: без ошибок, связанных с конечной точностью изготовления линий задержки, а также температурной нестабильностью и технологическим разбросом параметров элементов ее схемы. и линий задержки (линии 7 задержки) используются лишьдля приближенной компенсации Фазовых ошибок выходной импульсной последовательнос ти накопителя 2 кодов. Требования к этим линиямзадержки могут быть очень низкими, так как погрешности их выполнения, а также температурные нестабильности их задержек полностью 25 устраняются за счет тактирования выходных сигналов каждой из указанных линий задержки, в частности выходного сигнала и-й линии 7 задержки, сигналами от генератора 1 тактовых импульсов. Триггеры 8 8, необхо- димыЕ для тактирования выходных сигналов линий 7 7задержки работоспособны на значительно более высоких частотах, чем синтезатор частот и, в частности, основной его узел - накопитель 2 кодов.В предлагаемом синтезаторе частот осуществляется более полное использование частотных возможностей интеграль 0 ных микросхем. Поскольку на входы триггеров 818 п, использующихся для тактирования выходных сигналов линий 77 задержки, подаются уже сформированные импульсные последова 4 тальности с приближенно скорректированными Фазовыми ошибками, то все импульсы этих последовательностей внутри каждого из указанных триггеров проходят через один и те же элементы. Поэтому температурные нестабильности и технологический разброс параметров, а в частности задержек самих триггеров 8 8 не имеют значения.Точность работы первой управляемойл 55 линии 3 задержки существенно выше это связано с тем, что время задержки первой управляемой линии 3 задержки, необходимое для компенсации фазовых ошибок, 2"+ раз меньше, чем в известном синтезаторе. Уменьшение требуемого времени задержки первой управляеМ 1мой линии 3 задержки в 2раз объясняется тем, что максимальное время задержки, обеспечиваемое первой линией 7, задержки, вдвое меньше времени задержки первой управляемой линии задержки, равной.Т, чем в известном синтезаторе. В ряде случаев с целью дальнейшего улучшения спектральных характеристик синтезаторов частот первая управляемая линия 3 задержки может быть выполнена в виде параллельно соединенных линии задержки с неравномерным расположением отводови мультиплексора.1Все используемые в синтезаторе линии задержки являются управляемыми, безотводными и могут быть выполнены в виде последовательно соединенных неуправляемой линии задержки и двухканального коммутатора.Формула изобретенияСинтезатор частот, содержащий накопитель кодов, информационный выход которого соединен с входом блока управления, последовательно соединенные первую управляемую линию задержки и делитель частоты на два, а также генератор тактовых импульсов, о т л и - ч а ю щ и й с я тем,. что, с целью повышения спектральной чистоты выходного сигнала, введены последовательно соединенные первая линия задержки, первый триггер, вторая линия задержки, второй триггер(п)-я линия задержки, (и)-й триггер, и-я линия задержки, и-й триггер, выход которого соединен с входом первой управляемой линии задержки, а также и делителей частоты, (и) дополнительных линий задержки и вторая управляемая линия задержки, при этом входы и делителей частоты объединены и подключены к выходу генератора тактовых импульсов, вход первой линии задержки соединен с выходом переполнения накопителя кодов, первые управляющие входы (п) дополнительных линий задержек объединены и соединены с управляющим входом первой линии задержки, первым входом управления второй управляемой линии задержки и первым выходом блока управления, вторые управляющие входы второй, третьей(п)-й дополнитель1538218 Составитель А, МышакинТехред Л.Сердюкова Корректор О. Кравцова Редактор И. Дербак Заказ 172 Тираж 637 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ных линий задержек объединены и соединены с сигнальНИм входом первой дополнительной линии задержки, вторымвходом. управления второй управляемойлинии задержки и вторым выходом блокауправления, выходы первого, второго,,(и)-го делителей частоты соединены соответственно с тактовыми входами первого, второго(п)-готриггеров, выход п-го делителя частоты соединен с тактовым входом накопителя кодов, выход генератора тактовыхимпульсов соединен с тактовым входомп-го триггера, третий, четвертый(и)-й выходы блока управления соединены сдответственно с сигнальнымивходами второй, третьей(п-)-йдополнительных линий задержек, выходы(п) дополнительных линий задержексоединены соответственно с управляющими входами второй, третьей. и-йлиний задержки, сигнальный разрядныйвыход блока управления соединен ссигнальным разрядным входом второй,которой соединен с входом управления первой управляемой линии задер яви.