Цифровой синтезатор частот

(1) 4 Н 03 В 19/О ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР ВСЕгОЮГа)Ь,)т 11 ,ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСК С 8 ИДЕТЕЛЬСТВ У 28 ев (08 свид Н 03 8)ельств19/00 льство СССВ 19/00,свид НЙ СИНТЕЗАТОР ЧАСТОТение относится к радиоь изобретения - расширеа формируемых частот.(56) АвторскоеНф 1177874, кл,26.03.84АвторскоеУ 1193763, кл2609.83. 2Синтезатор содержит накапливающий сумматор (НС) 1, тактовый генератор 2, формирователь 3 импульсов, блок эл-тов ИЛИ 4, блоки эл-тов И 5 и 6, блок эл-тов НЕ 7 и блок 8 управления. Входной параллельный прямой код числа поступает на блок эл-тов ИЛИ 4 через блок эл-тов И 5, а также через последовательно соединенные блок эл-тов НЕ 7 и блок эл-тов И 6. Полученный код поступает в НС 1, где происходит контактное сложение двух двоичных чисел с частотой тактовых импульсов, после чего формируется выходной сигнал. Дискрет изменения выходной частоты при изменениивходного кода одинаков при любых значениях этого кода. Величина этого дискрета зависит от разрядноти НС 1 иГ от величины тактовой частоты, Выход 5 ная частота изменяется равномерно при равномерном изменении входного кода. При этом каждому значению вы 14977044ходной частоты однозначно соответствует только одно значение входного кода, т.е., отсутствует зона нечувствительности, что расширяет диа пазон формируемых частот и обеспечивает плавнуи перестройку с минимальным дискретом, 1 з.п, ф-лы,2 ил, Изобретение относится к радиотехнике и может быть использовано в системах программного управления, в преобразователях кода н частоту следования.1 ель изобретения - расширение 20 диапазона формируемых частот.На фиг.1 представлена структУрная электрическая схема цифрового синтезатора частот; на фиг.2 - пример выполнения накапливаищего сумматора. 25Цифровой синтезатор частот содержит накапливающий сумматор (НС) 1, тактовый генератор 2, первый формирователь 3 импульсов, блок 4 элементов ИЛИ, первый блок 5 элементов И, вто рой блок 6 элементов И, блок 7 элементов НЕ, блок 8 управления, дешифратор 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, первый триггер 12, второй формирователь 13 импульсов, третий формирователь 4 импульсов, третий элемент ИЛИ 15, второй триггер 16, третий триггер 17. Накапливающий сумматор 1 содержит сумматор 18 кодов и регистр 19 памяти. 40Цифровой синтезатор частот работает следующим образом.Параллельный прямой код числа поступает на первые входы первого блока 5 элементов И и на входы де шифратора 9 блока 8 управления. Этот же код инвертируется блоком 7 элементов НЕ и поступает на соответствуищие входы второго блока 6 элементон И. При вкличении цифрового синтезатора частот на нход сброса блока 8 управления приходит короткий импульс, который устанавливает на первом выходе блока 8 управления уровень ЛОГ. 1 , а на втором выходе уровень лог."0". При этом первый блок 5 элементов И открывается для прохождения прямого кода через блок 4 элементов ИЛИ на информационный вход НС 1. В сумматоре 18 НС 1 осуществляетсясложение кодов с выхода блока 4 элементов ИЛИ и с выхода регистра 19.Рузультат операции сложения днух чисел под действием тактовых импульсовс выхода тактового генератора 2 вновьпоступает с выходов регистра 19 нанторуи группу входов сумматора 18,где вновь осуществляется суммирование с числом на первой группе входов и опять переписывается в регистр19 по следующему тактовому импульсу.Таким образом, в сумматоре 18 происходит потактное сложение двух двоичных чисел с частотой тактовых импульсов Г -,В случае, кода входной код плавноменяется с дискретом, равным значению младшего разряда этого кода, возможна,ситуация, когда значение кодапереходит через ноль, т.е, когдаего . значения меняются с 1111на 0000 или наоборот. В этомслучае состояние первого и второговыходов блока 8 управления меняютсяна противоположное и первый блок 5элементов И закрывается, а второйблок 6 элементов И открывается и сего выходов через блок 4 элементовИЛИ на информационные входы НС 1 поступает обратный код числа. В этомслучае сумматор 18 также выполняетоперацию сложения числа с выходарегистра 19 и числа н обратном кодес информационного входа НС 1.В обоих случаях сложение, еслитолько одно число не ранно нулю, приводит к переполнении емкости сумматора 18 и импульс переполнения сумматора 18 поступает на вход первогоформирователя 13, который формируетиз выходных сигналов НС 1 импульСныесигналы требуемой длительности.После установки третьего триггера 7 в состояние лог."1" по инверс 5 14977 ному входу ц информационные входы блока 8 управления придет двоичцьйикод числа (2 - 1), где и - разрядность кода, т.е. придет код 1111. При5 этом на (2 -1)-м выходе дешифратора 9 устанавливается уровень лог,"1". По переднему фронту этого сигнала в третьем формирователе 14 формируется короткий импульс длительностью Г, а на выходе второго элемента ифИЛИ 11 устанавливается уровень лог, "1", который устанавливает первый триггер 12 в состояние лог,"1" с задержкой на времясрабатывания первого триггера 12. Поэтому передний фронт короткого импульса с выхода третьего элемента ИЛИ 15, поступив на С-вход второго триггера 16, не20 не изменяет его состояние.При дальнейшем увеличении числа на информационных входах дешифратора 9 на единицу, те. когда число станет равним 2 , код его станет равным 0000. При этом на нулевом выходе дещифратора 9 появляется лог." а на (2 - 1)-м выходе - лог."0". Навыходе второго элемента ИЛИ 11 уровень лог."1" сохраняется и ца выходе первого триггера 12 также сохраняется уровень лог."1". На выходе второго формирователя 13формируется короткий импульс,который через третий элементИЛИ 15 вызивает срабатывание второготриггера 16 и с задержкой на его выц цходе устанавливается уровень лог, 1По этому сигналу срабатывает такжетретий триггер 17, состояние его 40выходов изменяется на противоположноеи к информационному входу НС 1 подключаются сигналы обратного кода свыходов второго блока 6 элементов И.При дальнейшем увеличении числа на 45на единицу лог."1 появляется на первом выходе дешифратора 9, т,е, входной код принимает значение 0001.При этом на выходе первого элемента ИЛИ 10 - лог. "1", а на выходе 50второго элемента ИЛИ 11 - лог,"0",поэтому первый триггер 12 устанавли-вается в ноль по выходу. .Если теперь число уменьшается,т,е. входной кол снова становится.0000, то на нулевом выходе деиифратора 9 снова устанавливается лог."1", ца выходе второго элементаИЛИ 11 - лог."1", поэтому первый 04 6триггер 12 через время задержкипереходит в. состояние лог."1" цавыходе. На выходе второго формирователя 13 формируется короткий импульс по переднему фронту сигналаи через третий элемент ИЛ 15 проходит на С-вход второго триггера 16.На В-входе второго триггера 16 вэто время еще лог."0", поэтому наего выходе через время С также устанавливается лог,"0", тем самим блок8 управления подготавливается к новому переходу входного кода через ноль.Очевидно, что при начальной установке кода 0000 и последующем переходе к коду 1111 блок управления работает аналогично,Лискрет изменения выходной частоты 1 при изменении входного кодасчодинаков при либих значениях этогокода. Величина этого дискрета дГзависит от разрядности НС 1 и от величины тактовой частоты дГ = Г /2",Выходная частота изменяется равномерно при равномерном изменении входного кода.Выходная частота изменяется отнуля до значения Г = Гт - д Г,поскольку и после прохождения импульса переполнения с выхода сумматора 18 выполнение операции сложения над кодами в сумматоре 18 продолжается, так как импульс переполнения НСникак не влияет на работублока 8 управления, а остаток на выходе регистра 19 может быть и не равен нулю, что обеспечивает ускорение появления следующего импульсапереполнения НС 1, а это дает воэможность получить на выходе максимально возможную частоту. При этомпереполнение сумматора 18 происходит тем быстрее, чем больше значениекода числа на информационных входахНСи чем выше тактовая частотаГ. Каждому значении выходной частоты однозначно соответствует только.одно значение входного кода, т.е, отсутствует зона нечувствительности,что позволяет расширить диапазонформируемых частот и обеспечить плавную перестройку с минимальным дискретом.Формула и зоб ре те ния1. Цифровой синтезатор частот,содержащий последовательно соединенные тактовый генератор, накапливающий сумматор и первый формировательимпульсов, первый блок элементов И,второй блок элементов И и блок элементов ИЛИ, и выходов которого подключены к соответствующим и информационным входам накапливающего сумматора, п выходов первого блока элементов И соединены с соответствующи Оми п входами первой группь 1 входовблока элементов ИЛИ, п выходов второго блока элементов И подключены ксоответствующим и входам второй группы входов блока элементов ИЛИ, первая группа входов первого блока элементов И является кодовым входом цифрового синтезатора частот, втораягруппа входов первого блока элементов И объединена и подключена к первому выходу блока управления, первая группа входов второго блока Иобъединена и подключена к второмувыходу блока управления, о т л и -ч а ю щ и й с я тем, что, с целью 25расширения диапазона формируемых частот, введен блок элементов НЕ, аблок управления содержит последовательно соединенные дешифратор, первый элемент ИЛИ, первый триггер, второй триггер и третий триггер, а также содержит второй элемент ИЛИ, последовательно соединенные второй формирователь импульсов и третий элемент ИЛИ и третий формирователь импульсов, вход которого объединен спервым входом второго элемента ИЛИ иподключен к (2"-1) выходу дешифратора, второй вход второго элементаИЛИ объединен с входом второго формирователя импульсов и подключен кнулевому выходу дешифратора, первыйи.второй входы первого элемента ИЛИ соответственно подключены к первомуи (2" -2) выходам дешифратора, второй вход и выход третьего элементаИЛИ соединены соответственно с выходом третьего формирователя импульсови к С-входу второго триггера, установочный вход которого объединен сустановочным входом третьего триггера и является входом сброса блока управления, второй вход первого триггера подключен к выходу второго элемента ИЛИ, инверсный выход третьего триггера объединен с 0-входом третьеготриггера и является первым выходомблока управления, прямой выход третьего триггера является вторым выходомблока управления, поразрядные входыдешифратора объединены с соответствующими поразрядными входами блокаэлементов НЕ и подключены к соответствующим поразрядным входам первой группы входов первого блока элементов И, и выходов блока элементовНЕ соединены с соответствующими входами второй группы входов второгоб:1 ока элементов И. 2. Синтезатор по п.1, о т л и -ч а ю щ и й с я тем, что накапливающий сумматор содержит последовательно соединенные сумматор кодови регистр памяти, кодовые выходы которого подключены к первой группе входов сумматора кодов, вторая группа входов сумматоракодов является информационным входомнакапливающего сумматора, тактовыйвход регистра памяти является тактовым входом накапливающего сумматора,а выход переполнения сумматора кодаявляется выходом накапливающего сумматора,1497704 2 овалевч Корректор М.Лароши оставител ехред М.Х актор М.Пет исно роизводственно-издательский комбинат "Патент"г. Ужгород, ул, Гагарина, 10 Заказ 4454/53 ,Тираж 884ВНИИПИ Государственного комитета по изобрете113035, Москва, Ю, Рауаск ням и открытиям при ГКНТ СССР иаб., д. 4/5