Асинхронное устройство для программного управления

Каждая микрокоманда в блоке памяти содержит разряды, служащие для.проверки выполнения некоторых логических условий Функционирования устрой 5 ства, Переход к очередной микрокоманде осуществляется в произвольный момент времени при подтверждении проверяемого условия,Адрес очередной микрокоманды об разуется следующим образом: старшие разряды из блока памяти поступают в регистры адреса без изменения а младшие модифицируются в зависимости от проверяемых логических условий 15 группой элементов сравнения, Возможна подстановка в регистр адреса кода операции извне. На фиг,1 приведена Функциональная 20 схема устройства; на фиг.2 - временные диаграммы работы устройства,Устройство (Фиг.1) содержит блок 1 памяти, регистр 2 адреса, группу 3 элементов 2 И-ИЛИ, коммутатор 4, груп пу 5 элементов сравнения, первый 6 и второй 7 элементы ИЛИ, одновибратор 8, шифратор 9. Символами 10.1 и 10.2 обозначены соответственно адресные и управляющие входы устройства, Симво лами 11 12, 13.113,1 с обозначены соответственно выходы микроопераций, старших и младших разрядов адреса блока 1 памяти. Символами 14.1-14,п обозначена группа пар выходов логических условий блока 1 памяти. Симво" лом 15 обозначен управляющий выход блока 1 памяти, Символами 16.1-16.п обозначены асинхронные управляющие входы устройства, 40Назначение основных элементов асинхронного программного устройства управления (Фиг.1) состоит в следующемБлок 1 памяти микрокоманд предназначен для хранения микрокоманд, реализуемых устройством, и представляет собой запоминающее устройство статического типа, информация на выходе которого появляется после подачи на его вход адреса и сохраняется на выходе до снятия входного сигнала, С выхода,11 блока 1 памяти считываются сигналы микроопераций, с выхода 12 - старшие разряды адреса очередной микрокоманды, с вьходов 13.1 - 13.Е - младшие модифицируемые разряды адреса очередной микрокоманды, на парных выходах 14.1-14,п - коды проверяемыхлогических условий, причем один вы" ход каждой пары служит для проверки 1наличия изменения значения логического условия с нуля на единицу, а второй - с единицы на нуль, с выхода 15 считывается сигнал окончания микропрограммного цикла.Регистр 2 адреса предназначен для приема, хранения и выдачи адреса очередной микрокоманды. Запись адреса, поступившего на Р-входы регистра 2, осуществляется по заднему фронту первого тактового импульса, поступившего на его вход синхронизации с выхода элемента ИЛИ 6,Группа 3,1-3.п элементов 2 И-ИЛИ предназначена для фиксации момента совпадения значения проверяемого логического условия с заданным.Сигнал единицы на выходе любого из элементов 2 И-ИЛИ группы 3.1-3.ц формируется в следующих случаях.На вторые входы элементов И некоторого элемента 2 И-ИЛИ группы 3.1-3.п подан код "10", а на соответствующий ему синхронный вход устройства группы 16:1 - 16.п поступает единичный сигнал. На вторые входы элементов И некоторого элемента 2 И-ИЛИ группы 3.1 З.п подан код "01", а на соответствующий ему асинхронный вход устройствагруппы 16.1-16.п поступает нулевойсигнал,Если на вторых входах элементов Ипроизвольного элемента 2 И-ИЛИ группы 3.1-3.п единичные сигналы отсутствуют (код "00"), то этот элемент2 И-ИЛИ заперт и сигнал единицы .на еговыходе не может быть сформирован.Если на вторых входах элементов Ипроизвольного элемента 2 И-ИЛИ группы3,1-3,п присутствуют единичные сигналы код "11"), то сигнал единицы наего выходе формируется при любом уровне сигнала на соответствующем емуасинхронном входе устройства группь16.1-16,а.Таким образом, выходной сигнал-го элемента 2 И-ИЛИ 3.1 группы Ь;определяется функциейЬ;ух+х; +ххгде у - значение сигнала на асин".хронном входе 16,1 устройства;х;, - значение сигнала на первомвыходе пары 14, выходовлогических условий блока 1памяти;х . - значение сигнала на второмвыходе пары 14,1 выходов логических условий блока 1памятиКоммутатор 4 адреса предназначендля коммутации на вход регистра 2 адреса очередной микрокоманды. Он осуществляет передачу на вход регистра2 одного из двух адресов, поступающих на его первый и второй информационные входы: соответственно начального адреса микропрограммы и текущегоадреса очередной микрокоманды.Управление коммутатором осуществляется сигналом с управляющего выхода 15 блока 1 памяти. Если на выходе 15 блока 1 памяти сформированединичный сигнал (т.е. присутствуетсигнал конца команды), то на первыйуправляющий вход коммутатора 4 подается сигнал единицы, а на второй -нуля, Следовательно, на выход коммутатора 4 коммутируется начальный адрес микропрограммы с его первого информационного входа,Если на выходе 5 блока 1 памятиединичный сигнал отсутствует, т,е.отсутствует сигнал конца команды, тона первый управляющий вход коммутатора 4 подается нулевой сигнал, а навторой - сигнал единицы. Следовательно, на выход коммутатора 4 коммутируется текущий адрес очередной микрокоманды с его второго информационного входа,Группа 5.1-5.К элементов сравне. ния предназначена для модификациимладших разрядов адреса очередноймикрокоманды. Выходной сигнал элемента 5.1 сравнения группы 5.1-5.попределяется функциейх = а Ь; + а Ъ;,где а - значение младшего -горазряда адреса (сигнал нанервом входе элемента 5,сравнения);Ь - значение результата проверки логического условия(назначение группы 3.1-3.пэлементов 2 И-ИЛИ),Элемент ИЛИ 6 предназначен дляформирования управляющего сигнала записью в регистр 2 адреса,Элемент ИЛИ 7 предназначен дляформирования сигнала, свидетельствующего о результатах проверки логгческих условий, Сигнал единицы на еговыходе появится в случае совпадения5значения некоторого логического условия с заданным.Однбвибратор 8 предназначен дляформирования импульса перехода к очередной микрокоманде по окончании1 О проверки логических условий,Шифратор 9 предназначен для уменьшения числа разрядов в адресе микрокоманды путем преобразования унитарного кода, соответствующего младшим15 разрядам адреса в двоичный код. В результате этого преобразования разрядность адреса микрокоманды уменьшается на величину 0 = Г 2" -п, где и -общее число проверяемых логических20 условий.Шифратор 9 является приоритет"ным шифратором, что позволяет при поступлении на его вход двух и болееединичных сигналов (одновременноевыполнение нескольких проверяемыхусловий) выделить входной сигнал,имеющий наибольший приоритет, и формировать соответствующий ему код.Шифратор 9 может быть выполнен, кпримеру, на микросхеме К 500 ИВ 165,Устройство работает следующим образом.В исходном состоянии на выходахрегистра 2 адреса и блока 1 памятиза исключением управляющего выхода 15блока 1 памяти, где присутствует единичный сигнал, информация отсутствует.По заднему фронту сигнала с входа 10.2 устройства, прошедшего черезэлемент ИЛИ 6, в регистр 2 записывается адрес начальной микрокоманды.Код адреса поступает с адресных входов 10.1 устройства через коммутатор4 на информационные входы регистра 2адреса. Начальный адрес с выхода регистра 2 поступает на адресные входыблока 1 памяти и на его выходах появляется первая микрокоманда. На выходе 15 блока 1 памяти пропадаетединичный сигнал, который разрешаетпрохождение на П-вход регистра 2 текущего адреса очередной микрокоманды с второго информационного входа коммутатора 4. Текущий адрес очередноймикрокоманды формируется следующим образом: старшие разряды берутся с выхода 12 блока 1 памяти, а младшие 1481712с выходов элементов 5.1-5.1 сравнения группы,При работе устройства возможнапроверка одного логического условияили нескольких логических условий,что соответствует ветвлению микрокоманды. Если проверяется -е логическое условие, то на соответствующейему 1-й паре выходов группы 14.1-14,п 10выходов блока 1 памяти формируютсякоды "01" и",1 О", если ожидаемое значение д-го логического условия соответственно нулевого либо единичногоуровня. Если некоторое логическое условие не проверяется, то на соответствующей ему паре выходов группы14.1-14,п выходов блока 1 памяти формируется код "00".20Переход к очередной микрокоманде происходит в тех случаях, если значение проверяемого логического условия совпадает с ожидаемым; значение одного любого из проверяемых логичес ких условий совпадает с ожидаемым, на какой-либо из пар выходов группы 14.1-34.п блока 1 памяти формируется код "11", что соответствует безусловному переходу к очередной микро-. 30 команде.В этих случаях на выходе соответствующего указанным выше случаем элемента 2 И-ИЛИ группы 3,1-3,п формируется единичный сигнал, который через элемент ИЛИ 7 поступает на вход одновибратора 8. Одновременно с этим происходит, модификация двоичного кода младших разрядов адреса очередной 40 микрокоманды в элементах сравнения группы 5,1-5.1, Одновибратор 8 формирует единичный импульс, по заднему фронту которого в регистр 2 записывается текущий адрес очередной микро команды с второго информационного входа коммутатора 4. Длительность импульса, формируемого одновибратором 8, больше максимального времени срабатывания элементов 5,1-5.К сравнения группы шифратора 9 и коммутатора,4,Считывание очередной микрокоманды и ее выполнение аналогичны описанным. По окончании микропрограммного цикла на выходе 5 блока 1 памяти формируется сигнал единицы, и устройство управления возвращается в исходное состояние.Формула изобретенияАсинхронное устройство для программного .управления, содержащее блокпамяти, регистр адреса, группу элементов 2 И-ИЛИ, причем информационные выходы регистра адреса соединеныс адресными входами блока памяти, выходы микроопераций блока памяти являются информационными выходами устройства, выходы логических условийблока памяти соединены с первой группой входов группы элементов 2 И-ИЛИ,вторая группа входов элементов 2 И-ИЛИявляется группой асинхронных входовустройства, о т л и ч а ю щ е е с ятем, что, с целью сокращения объемаоборудования и повышения гибкостиуправления, в него введены коммутатор, группа элементов сравнения, первый и второй элементы ИЛИ, одновибратор и шифратор, причем адресные входы устройства соединены с первыми информационными входами коммутатора,информационные выходы которого соединены с информационными входами регистра адреса, управляющий вход устройства .соединен с первым входом первого элемента ИЛИ, выход которого соединен с управляющим входом записи регистра адреса, выходы шифратора соединены соответственно с вторыми входами элементов сравнения группы, выходы младших разрядов адреса блокапамяти соединены с первыми входамиэлементов сравнения группы, выходыгруппы элементов 2 И-ИЛИ соединеныс входами шифратора и входами второго элемента ИЛИ, выход которого соединен с входом одновибратора, выходкоторого соединен с вторым входомпервого элемента ИЛИ, управляющийвыход блока памяти соединен с первыми вторым инверсными управляющими входами коммутатора, вторая группа информационных входов которого объединена с выходами старших разрядов адреса блока памяти и с выходами элементов сравнения группы,ка Составитель О.Фомичевдактор А.Козориз Техред Л. Сердюкова Корректо ипенк КНТ СССР изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 Заказ 2687 ВНИИПИ Госу Тираж 789венного комитета по113035, Москва, ЖПодписноезобретениям и открытиям Раушская наб., д. 4/5