Устройство синхронизации равнодоступной многоадресной системы радиосвязи

,"Щ 1 Л юЕ, ПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГННТ СССР Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРР 475743, кл. Н 04 Ь 7/06.Авторское свидетельство СССРУ 1030986, кл. Н 04 Ь 7/06, 1982.(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ РАВНОДОСТУПНОЙ МНОГОАДРЕСНОЙ СИСТЕМЫ РАДИОСВЯЗИ(57) Изобретение относится к электр связи. Цель изобретения - повыщение точности синхронизации (С), Устр-во содержит согласованный фильтр 1, блок 2 тактовой С, блок 3 канальной С, состоящий из сумматора 12 по по- дулю два, усредняющего блока 13, уп равляющего эл-та 14 и управляемого делителя 15 частоты, временной дискриминатор 4, интегратор 5, блок 6 грубого фаэирования, г-р 7 сетки ча тот, корректирующий блок 8, делител 9 частоты и распределители 10 и 11,По фазирующим сигналам, поступающимиз канала связи, формируются импульсы разметки временных каналовПриэтом производится выделение импульсов С с помощью фильтра 1, которыйчерез блок 6 грубого фазированияосуществляет грубое фазирование ка-нальной С путем установления регистров распределителей 10 и 11 в соответствующее состояние. Точное фазирование канальной С производитсяблоком 3 канальной С, выполненнымв виде следящей системы. Полученнаятекущая оценка канальной С используется для С распределителя 10, Процесс корректировки фаз распределителя 11 разбивается на два этапа: определение средней задержки и корректировка фазы по результатам измерений. Определение средней задержкипроизводится с помощью дискриминатора 4 и интегратора 5, а корректировка фазы - с помощью корректирующего блока 8. 3 ил.1 О 15 20 25 ЗО 35 40 45 50 55 Изобретение относится к электросвязи и может быть использовано длясинхронизации многоканальных синхронно-адресных систем связи с временным разделением каналов.Целью изобретения является повышение точности синхронизации.На фиг.1 представлена структурнаяэлектрическая схема устройства синхронизации равнодоступной многоадресной системы радиосвязи; на фиг.2 и3 - соответственно структурные электрические схемы согласованного фильтра и интегратора,Устройство синхронизации равнодоступной многоадресной системы радиосвязи содержит согласованныйфильтр 1, блок 2 тактовой синхронизации, блок 3 канальной синхронизации, временной дискриминатор 4, интегратор 5, блок 6 грубого фазирования, генератор 7 сетки частот, корректирующий блок 8, делитель 9 частоты, распределитель 10 и дополнительный распределитель 11,Блок 3 канальной синхронизациисодержит сумматор 12 по модулю два,усредняющий блок 13, управляющийэлемент 14 и управляемый делитель15 частоты.Согласованный фильтр 1 содержиткоммутатор 16, регистр 17 сдвига,опорный генератор 18, перемножитель19, элемент И 20, счетчик 2 1 импульсов и дешифратор 22.Интегратор 5 содержит элементыИ 23-29, реверсивный счетчик 30, дешифраторы 31-36, элементы ИЛИ 37 и38, ВБ-триггер 39.Устройство синхронизации равнодоступной многоадресной системы радиосвязи работает следующим образом.Система связи, в которой синхронизация производится с помощью устройства синхронизации равнодоступноймногоадресной системы радиосвязи,состоит из И мобильных работающихна одной частоте приемопередающихстанций, произвольно расположенныхна местности и находящихся одна отдругой на различных расстояниях.Длительности временного канала ивременного цикла принимаются одинаковыми для всех станций системы.Для исключения перекрытия временныхканалов между ними вводится защитный интервал, длительность которогоравна удвоенному времени (2, с) распространения радиосигнала на предельное расстояние, принятое междустанциями.в системе.Синхронность временных каналоввсех станций устанавливается по сигналу передатчика, начавшего работупервым. В этом случае прекращаетсянесинхронная автономная разметкавременных каналов на остальных станциях, и от принятого фазирующегосигнала, который передается в началевременного канала, начинается новаяразметка, синхронная для всех. Привключении новых передатчиков синхронизация приемных и передающих распределителей в каждом устройстве производится на основе усреднения параметров от всех принимаемых фазирующих сигналов. Причем передающий распределитель формирует выходные сигналы с учетом опережения фазы относительно приемного распределителя навеличину усредненной задержки междувременными каналами.По фазирующим сигналам, поступающим из канала связи, обеспечиваетсяформирование импульсов разметки временных каналов, При этом производится выделение импульсов синхронизациис помощью согласованного фильтра 1,который через блок 6 грубого фазирования осуществляет первоначальное(грубое) фазирование канальной синхронизации путем установления регистров распределителя 10, дополнительного распределителя 11 и управляемого делителя 15 в соответствующее состояние (фиг,1),Выделение импульса синхронизациипроизводится следующим образом.Выборки входного сигнала с каждымтактовым импульсом принимаемого фазирующего сигнала заносятся в первыйразряд регистра 17 фильтра 1 (фиг,2),Затем вход регистра 17 закрываетсяв течение В тактов, следующих с частотой ВХт (где В, Х - соответственно база и тактовая частота фазирующего сигнала), осуществляется рециркуляция выборки. Поскольку длина регистра 17 равна Вразрядов, то вмомент занесения следующей выборкив первый разряд предыдущая выборкаоказывается во втором разряде. Когдарегистр 17 полностью заполняется выборками из фазирующего сигнала, первая выборка последний раэ поступаетна перемножитель 19 и "исчезает",1478363 10 20 25 а в первый разряд заносится новаявыборка, Опорный сигнал формируетсяна выходе опорного генератора 18,продвижение в котором осуществляетсятеми же тактовыми импульсами, что вв регистре 17. Поэтому входной сигнал сжимается во времени в В раз,а выборки "скользят" относительноопорного сигнала. За период фазирующего сигнала происходит совпадение фаз опорного и выборок фазирующего сигналов. Корреляционный интеграл вычисляется перемножителем 19,счетчиком 21 и дешифратором 22.Импульсы синхронизации с выходадешифратора 22 поступают на входблока 6 грубого фазирования и обеспечивают режим установления синхронизма, Сигнал с выхода перемножителя 19 поступает на вход сумматора 12и является информацией для точногофазирования и поддержания синхронизма,Точное фазирование канальной синхронизации производится блоком 3 канальной синхронизации, выполненнымв виде следящей системы. формирование дискриминационной характеристикиблока осуществляется путем суммирования по модулю два сигналов с выхода перемножителя 19 и меандровойфункции с выхода управляемого делителя 15, Всякое рассогласование опорного сигнала относительно синфазного состояния дает преобладаниетого или иного знака. Величина рассогласования представляется в видекода усредняющего блока 13 (реверсивного счетчика). Если опорный сигнал отстает (опережает) от центра"разряженного" импульса, определяемого последним битом фазирующегосигнала, то осуществляется изменениечастоты на выходе управляющего элемента 14 путем добавления (исключения) импульсов в исходную последовательность. После деления этой последовательности в управляемом делителе 15 на первом выходе последнегообразуется текущая оценка канальнойсинхронизации. Эта оценка используется для синхронизации распределителя 10. Процесс корректировки.фаз дополнительного распределителя 11 разбивается на два этапа: определение средней задержки и корректировка фазы передающего распределителя по результатам измерений.Определение средней задержки в устройстве синхронизации равнодоступной многоадресной системы радиосвязи производится в помощью временного дискриминатора 4 и интегратора 5Временный дискриминатор 4 формирует сигнал рассогласования (знак и величину расссгласования) между входными (с согласованного фильтра 1) и опорным (с управляемого делителя 15) сигналами в каждом временном канале. Пределы рассогласований задаются распределителем 10 и рассчитываются на максимальную дальность работы системы (удвоенной задержки 2 маис)усреднение полученных значений рассогласований производится в интеграторе 5 (фиг.3) при помощи следующих операций: накопление рассогласований в реверсивном счетчике 30вв видеа (где а.; - приращениеч:1 кода счетчика 23 в -м временном 30 канале), сравнение текущего значения суммарного кода с пороговымизначениями (при помощи дешифраторов3 1-34), формирование установочныхсигналов при сравнении импульсов свыходов дешифраторов 32 и 33 и дешифраторов 35 и 36.В результате совпадения сигналовс выходов дешифраторов 32, 33, 35 и36 на соответствующем выходе интегра тора 5 появляются импульсы, последний по времени из которых устанавливает регистр фазовращателя корректирующего блока 8 в код, соответствующий опережающей передаче выходного 45 сигнала.Опережение передачи информацииосуществляется в соответствии с вы- ражением Н 1 50 "оср Я . ек 1 1- ф 1=1где х .и х;- временные координаецты входного (с выхода фильтра 1)иопорного (с выходауправляемого делителя 15) сигналов;Ж - количество каналовусреднения.5 14Для предотвращения скачкообразного изменения кода реверсивного счетчика 28 в направлениях 000, 11 1 и 11 1, 000 производится блокирование поступления импульсов на тактовый вход реверсивного счетчика 30. Такое блокирование осущест вляется при условии, если значение сигналов на шинах добавления и вычи тания не меняется. Операция запрета счета обеспечивается при помощи сиг нала с выхода КБ-триггера 39. При достижении кода реверсивного счетчика 30 значения 111 на выходе дешифратора 31 формируется импульс, который через элементы И 24 и ИЛИ 37 опрокидывает КЯ-триггер 39 в нулевое состояние, что приводит к прекращению поступления импульсов на тактовый вход реверсивного счетчика 30. В таком состоянии реверсивный счетчик 30 находится до тех пор, пока не сменятся сигналы на шинах добавления и вычитания. В.этом случае КБ-триггер 39 устанавливается в еди" ничное состояние, что разрешает поступление импульсов на тактовыи вход реверсивного счетчика через элемент И 23.Когда код реверсивного счетчика 30 равен 00..О, производятся аналогичные действия по блокированию элемента И 23 с помощью дешифратора 34, элементов И 26 и,27, элемента ИЛИ 38 и КЯ-триггера 39.Формула изобретенияУстройство синхронизации равно- доступной многоадресной системы радиосвязи, содержащее последовательно соединенные согласованный Фильтр, блок грубого фазирования, распределитель и блок тактовой синхронизации, выход которого подсоединен к тактовому входу согласованного фильт" ра, а также генератор сетки частот, делитель частоты и блбк канальной синхронизации, информационный вход которого подключен к второму выходу согласованного Фильтра, второй выход распределителя подсоединен к тактовым78363 6 грубого Фазирования временного дискриминатора подключены соответственно к выходу и дополнительному выходублока грубого. фазирования, выходкорректирующего блока через дели 40 тель частоты подсоединен к входу корректирующего сигнала дополнительного распределителя, тактовый вход которого итактовый вход временного распределителя подключены к соот .ветствующим выходам генератора сеткичастот, причем выход дополнительного распределителя является дополнительным выходом устройства. входам блока грубого фазированйя иблока канальной синхронизации, дополнительный тактовый вход которогои тактовые входы распределителя иблока тактовой синхронизации подключены к соответствующим выходам генератора сетки частот, а информационный вход согласованного фильтра под соединен к информационному входублока тактовой синхронизации, причеминформационный вход согласованногофильтра и первый выход распределителя являются соответственно входом 15 и выходом устройства, о т л и ч а -ю щ е е с я тем, что, с целью повышения точности синхронизации, введены последовательно соединенные временной дискриминатор, интегратор икорректирующий блок, а также дополнительный распределитель, при этомпервый и второй информационные входыи вход сигнала канальной синхронизации временного дискриминатора под ключены соответственно к выходамсогласованного фильтра, распределителя и блока канальной синхронизации, управляющий вход и первый выход которого подключены соответствен"но к выходу блока грубого Фазирования и входу сигнала канальной синхронизации распределителя, входы сигнала канальной синхронизации интегратора и корректирующего блока подключены к второму выходу блока канальной синхронизации, объединенныевходы сигнала грубого фазированиякорректирующего блока и дополнительного распределителя и вход сигнала1478363 Составитель В.ОрловТсхред Л.Олийньпс Корректор И,Муска Редактор И.Шмакова Заказ 2375/56 Тираж 627 Подписное .ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. А/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101