Устройство для дискретной регулировки фазы

(56) Авторское свидеУ 1200193, кл. С 01 импул тригг 5,оммута игаетс тор 6 введе 5, коммутагнал на вью сигналависимости)тельство ССС К 25/00, 198 тора ходе вых Направление фазы позвоыи сдвиг дисктак и наЧ=271 (2ф-лы отличадержки 5. т вид(54) УСТРОЙСТВО ДЛЯ ЛИРОВКИ ФАЗЫ (57) Изобретение от ной технике. Цель и ширение .диапазона д рования фазы при за щищенности, Устр-во СКРЕТНОЙ РЕГУосится к им обретения - скретного р ульсрасгулизаапаз 1)/ нои помех содержи 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕ Н АВ"ГОРСКОМУ С ьсов, счетчик 2, суммр 4, блок задержкии эл-т ИЛИ 7, Цельием блока задержки6 и эл-та ИЛИ 7, сиоторого относительноде счетчика 2 в заа сигнала на шинеи значения кодаегулировать фазовкак на опережение,ывание в диапазонеУстр-во по п. 2ыполнением блока заф-лы, 3 ил.Изобретение относится к импульснойтехнике и может быть использовано всистемах цифровой обработки сигналов.5Целью изобретения является расширение диапазона дискретного регу-.лирования Фазы при заданной помехозащищенности,На Фиг, 1 представлена структур,ная электрическая схема устройствадля дискретной регулировки Фазы; наФиг. 2 - структурная электрическаясхема блока задержки; на Фиг, 3временные диаграммы, поясняющие рабату устройства для дискретной регули-.ровки фазы.Устройство для дискретной регули-.ровки фазы содержит генератор 1 импульсов, счетчик 2, сумматор 3, триг:- 20гер 4, блок 5 задержки, коммутатор,б, элемент ИЛИ 7, дешифратор 8 ре гистр 9 сдвига, И элементов 2 И 10 иэлемент ИЛИ 11 составляют блок 5 задержки.Устройство для дискретной регули ровки фазы работает следующим образом,Импульсы генератора 1 импульсов(фиг. За) непрерывно подсчитыв 1 ютсясчетчиком 2, Сигнал на выходе старшего разряда счетчика 2 (Фиг. Зб)является фазой устройства для диск."ретной регулировки Фазы, относительнокоторой измеряется разность Фаз.Код - Фазы подается на первые входы блока5 задержки и на первые входы сумматора 3, на вторые входы которого подаются сигналы с выходов счетчика 2,Одновременно с этим на шину "Нап- щравление сдвига" подается сигнал вниде логической единицы или логического нуля.Если на шину "Направление сдвига"подан сигнал логического нуля, то в 45результате суммирования текущегодвоичного кода на выходах счетчика 2и дроичного кода фазы на выходе сумматора 3 (фиг. Зв), т,е. на выходеего старшего разряда, Формируетсясигнал с Фазой, пропорциональной заданному коду. Для компенсации задержки формирования выходного сигнала сумматора 3, возникающей в результате суммирования двоичных кодов всумматоре 3 с учетом переносов сигнала с младших разрядов в старшие,на вход "Перенос" младшего разрядасумматора 3 подан сигнал логической единицы. При этом выход сумматора 3 через коммутатор б подключен к второму входу триггера 4, на первый вход которого непрерывно поступают импульсы генератора 1 импульсов, В резуль" тате подключения логической единицы очередной результат на выходе сумматора 3 Формируется на один период тактовых импульсов, раньше, чем было бы при отсутствии логической единицы, Следующий тактовый импульсы вызывает появление сигнала на выходе триггера 4 и на первом выходе устройства для дискретной регулировки фазы (Фиг, Зг), При этом сигнал логического нуля на шине "Направление сдвига., ггоступая на третий вход коммутатора б, подключает сигнал с выхода старшего разряда сумматора 3 на второй вход триггера 4, Разность Фаз между сигналами на первом и втором выходах устройства для дискретной регулировки фазы ранна нулю при нулевом значении двоичного кода фазы (Фиг. Зб, г),Если значение кода Фазы изменяется на единицу младшего разряда, то десятичный эквивалент кода Фазы стапосится равным единице, В то же время на шину "Направление сдвига" сигнал логического нуля подан. В этом случае сигнал на выходе сумматора 3 Формируется на два периода так" товых импульсов раньше относительно сигнала на выходе старшего разряда счетчика 2 (фиг, Зд). Сигнал с выхода сумматора 3 через коммутатор 6 поступает на второй вход триггера 4 и очередной тактовый импульс вызывает появление сигнала на выходе триггера 4, Данный сигнал через элемент ИЛИ 7 поступает на первый внход устройства для дискретной регулировки Фазы. При этом разность Фаз между сигналами на первом и втором выходах устройства для дискретной регулировки Фазы равна дискрете фазового 2 Рсдвига й 1,= - , Ич (фиг, Зб, е),где+И ц - десятичный эквивалент двоичного кода фазы И и сигнал на первом выходе устройства дискрстной регулировки фазы опережает по Фазе сигнал на втором выходе. Если значение двоичного кода фазы Ибудет, например, равно семи (и = 3), то сигнал на первом выходе будет опережать по10 фазе сигнал на втором выходе на максимальную величину, равную (фиг. Зж).При поступлении на шину "Направление сдвига" сигнала логической единицы устройство для дискретной регулировки фазы работает следующим образом.Сигнал с выхода старшего разряда счетчика 2 поступает на второй выход устройства для дискретной регулировки фазы и одновременно на второй вход блока 5 задержки, на первый вход которого поступают импульсы с генератора 1 импульсов. При этом на первые входы блока 5 задержки поступает двоичный код фазы И,р. В зависимости от величины данного кода сигнал, поступающий на второй вход блока 5 задержки, задерживается на время, пропорциональное величине кода. С выхода блока 5 задержки сигнал поступает на второй вход коммутатора 6 и далее с второго выхода коммутатора 6 через элемент ИЛИ 7 на первый выход устройства. Сигнал с выхода сумматора 3 блокируется в ком- мутаторе 6 сигналом логической единицы,.поступающим с шины "Направление сдвига" на третий вход коммутатора 6. Если значение кода фазы, равно нулю, то сигнал с выхода блока 5 задержки совпадает по фазе с сигналом на втором выходе устройства для дискретной регулировки фазы и через коммутатор 6 и элемент ИЛИ 7 поступает на первый выход устройства для дискретной регулировки Фазы. Если значение кода фазы увеличить на единицу младшего разряда, то сигнал старшего разряда счетчика 2 задержится в .блоке 5 задержки на одну дискрету, равную периоду следования импульсов с выхода генератора 1 импульсов. Поэтому сигнал на первом выходе устройства для дискретной регулировкис 2 Т + фазы отстает по фазе на 6 ч= - И2" (фиг, Зз). Если значение двоичного кода фазы равно, например, семи, то в блоке 5 задержки сигнал с выхода старшего разряда счетчика 2 задержи 2 Й н вается на время В М = в (2 - 1),2"(фиг. Зи) .Таким образом, сигнал на первомвыходе устройства для дискретной ре.гулировки Фазы относительно сигнала 15 20 25 30 35 40 50 55 на втором выходе устройства для дискретной регулировки фазы в зависимости от вида сигнала на шине "Направление сдвига и значения кода фазы позволяет регулировать фазовый сдвиг дискретно как на опережение, так и на запаздывание в диапа 2 нзоне Ц + 2"(2 -1).Блок 5 задержки (фиг. 2) работает следующим образом.На первый его вход и далее на тактовый вход регистра 9 сдвига поступают импульсы с выхода генератора 1 импульсов. На второй вход блока 5 задержки и далее на информационный вход регистра 9 сдвига поступает сигнал с выхода старшего разряда счетчика 2(фиг. 1) . Одновременно с этим на разрядные входы дешифратора 8 поступает двоичный код фазы, Если значение двоичного кода фазы равно нулю, то на первом выходе дешифратора 8 присутствует сигнал логической единипы в виде высокого уровня напряжения, который поступает на первый вход первого элемента 2 И 10, В то же время на первые входы остальных Мэлементов 2 И 10 поступают сигналы с логического нуля в виде низких .уровней напряжения, Поэтому только первый элемент 2 И 10 открыт и сигнал с второго входа блока 5 задержки через него и элемент ИЛИ 11 поступает на выход блока 5 задержки без временной задержки,При увеличении кода фазы на единицу младшего разряда на втором выходе дешифратора 8 имеется сигнал логической единицы, а на остальных выходах - сигналы логического нуля. Сигнал логической единицы с второго выхода дешифратора 8 поступает на первый вход второго элемента 2 И 10, на второй вход которого поступает сигнал с первого выхода регистра 9 сдвига, сдвинутый по фазе на один период следования импульсов, поступающих на тактовый вход регистра 9 сдвига, поступает на выход блока 5 задержки через открытый второй элемент 2 И 10 и элемент ИЛИ 11. При изменении значения кода фазы от нулевого значения до максимального, равЬного (2 - 1), сигналы на выходе дешифратора 8 открывают один из элементов 2 И 10 по первому входу, на второй вход которых поступает сигналФормула изобрете ния 4 1, Устройство для дискретной регулировки фазы, содержащее генератор импульсов, выход которого соединен с входом счетчика и первым входом триггера, сумматор, первые входы которо" го являются входами задания кода Фа 5 14500 с соответствующего выхода регистра 9 сдвига. На каждом выходе регистра 9 сдвига Формируются импульсы, передний Фронт которых запаздывает отнссиБ тельно переднего фронта импульса, поступающего на инФормационный вход2 регистра 9 сдвига на дМ= 2 х,где1, 2, , Н - 1 - номер соответ ствующего выхода регистра 9 сдвига. Таким образом, на выходе блока 5 задержки формируются сигналы, фаза ко торых отстает от фазы сигнала, посту-пающегс на второй вход блока 5 за держки, пропорционально значению , двоичного кода Фазы, который подает- ся на первые входы блока 5 задержки.Предлагаемое устройство для диск ретной регулировки Фазы позволяет в 20 , отличие от известного дискретно регулировать фазу выходного сигнала на первом выходе устройства для дискретной регулировки фазы относительно фазы сигналы на втором выходе устройст б ва для дискретной регулировки фазы не только в направлении опережения, но и внаправлении эапаэдыван:", приэтом как и известное, предлага:;.мое устройство обладает повышенчсй .мехоустойчивостью за счет того, чтс вних имеется сигнал с опорной Фазой. В связи с этим помеха, вызывающая сбои в сумматоре или регистре сдвига.вызывает лишь кратковременное искажение фазы выходного сигнала. Процесс дискретной регулировки Фазы не сопровождается пропорциональным изменениемчастоты выходного сигнала, что существенно расширяет практическое применение предлагаемого устройства всистемах цифровой обработки сигналови в системах фазовой синхронизации,зы устройства для дискретной регулировки фазы, к вторым входам сумматора подключены выходы счетчика, вход"Перенос" сумматора является входомлогической единицы устройства длядискретной регулировки фазы, а выходстаршего разряда счетчика являетсявторым выходом устройства для дискретной регулировки фазы, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения диапазона дискретногорегулирования Фазы при заданной помехсзащищеннссти, в него введены последовательно соединенные блок задержки, коммутатор и элемент ИЛИ, выходкоторого является первым выходомустройства для дискретной регулировки Фазы, второй вход соединен с выходом триггера, второй вход которогосоединен с вторым выходом коммутатора, второй и третий входы которогосоединены соответственно с выходомсумматора с выходом генератора импульсов и первым входом блока задержки, второй и третий входы которогоссединень 1 соответственно с выходомстаршего разряда счетчика и первымивходами сумматора, а четвертый входкоьюутатсра является входом направления сдвига устрсйства для дискретной регулировки Фазы,2. Устройство пс и, 1, с т л и ч а ю щ е е с я тем, что блок за-. держки содержит дешифратор. регистрдвига, М элементов 2 И и элемент ИЛИ, выход кстсрсгс является выходом блока задержки, тактовый и информационныи входы регистра сдвига являются соответственно первым и вторым входами блока задержки, разрядные входы дешифратора являются третьими входами блока задержки, а вьгходы дешифратора через соответствующий элемент 2 И сое-динен с соответствующим входом элемента ИЛИ, причем второй вход первого элемента 2 И соединен с информационным входом регистра сдвига, а вторые входы остальных Б - 1 элементов 2 И соединены с соответствующими выходами регистра сдвига.1450079Фиг,г а) й в) г)Составитель 1 О,Медведев едактор А.Ворович Техред Л.Олийнык Корректор Г,Решетни Заказ 6974/53 Тираж 929 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5роизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектна