Регулятор
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ЛИН 4 С 05 В 11 АВТОРСЯО ГосуддРственный номитет сссРпо делдм изоБРетений иотнРцтий(56) Авторское свидетельство СССРУ 1101787, кл. С 05 В 1126, 1982Исследование и разработка математического и программного обеспеченияАСУ ТП процесса стекловарения погоршковой технологии: Отчет о НИР,инв. И 9 02850018063, ВНТИцентр.Владимир, 1984, с. 45-48.(57) Изобретение относится к автоматическому регулированию и можетбыть применено в системах, использующих в качестве исполнительныхустройств электрические исполнительные механизмы постоянной скорости,Цель изобретения - повышение точности регулирования. Регулятор содержитлинейное звено 1, генератор 2 синхронизирующих импульсов, амплитудно-импульсный модулятор 3интегратор 4со сбросом, аналоговый ключ 5, широтно-импульсный модулятор 6, исполнительный механизм 7, дифференциатор8, двухпороговый компаратор 9 и линию задержки 10. 3 ил.Изобретение относится к автоматическому регулированию и может бытьприменено в системах, использующих вкачестве исполнительных устройствэлектрические исполнительные механизмы постоянной скорости.Цель изобретения - повышение точности регулирования.На фиг.1 представлена блок-схемарегулятора; на фиг,2 - статическаяхарактеристика двухпорогового компаратора на фиг,3 - временные диаггаммы, характеризующие работу регуятора. 15Блок-схема регулятора (фиг. 1),ключает линейное звено 1, генератор2 синхронизирующих импульсов, амп)литудно"импульсный модулятор (АИМ) 3,Интегратор 4 со сбросом, аналоговый 2 ОКлюч 5, широтно-импульсный модулятор(ШИН) 6, исполнительный механизм 7,дифференциатор Я, двухпороговый ком"паратор 9 и линию 10 задержки,Статическая характеристика двухпо рогового компаратора 9 (фиг,2) предСтавляет собой зависимость выходногосигнала с кпмпаратора от входногосигнала У(С)Регулятор работает следующим об" ЗОфазом.Генератор 2 синхронизирующих импульсов вырабатывает прямоугольныеимпульсы с частотой Г и длительностью с . Эти импульсы синхронизируют работу АИИ 3 и ЮМ 6.а35Сигнал на выходе АИМ 3 формируется по алгоритму Ч(й) при Е.Е +;Рл, 4 Ом 0 при С+ь, "к+1л Ц, - амплитуда сигнала сброса; Т - постоянная интегрирования.Постоянная интегрирования интегратора со сбросом 4 устанавливается равной длительности синхрониэирующих импульсов, т.е, ТЭто обеспечивает изменение напряжения на выходе интегратора 4 со сбросом за время импульса с на величину амплитуды модулированного си нала Р (1),Таким образом, АИИ 3 и интегратор 4 со сбросом, включенные последовательно, осуществляют алгебраическое суммирование значений сигнала С) в дискретные моменты времени С.Сигнал с выхода интегратора со сбросом поступает на сигнальный вход аналогового ключа 5, работа которого определяетсяхарактеристикой- О при с 1О,где Р(й) - сигнал на выходе аналогового ключа 5,Р(с) - сигнал на выходе аналогового ключа 5,яр - управляющий сигнал;Ц -" амплитуда управляющегосигнала.Сигнал с выхода интегратора 4 со сбросом подается также на вход двух- порогового компаратора 9. Величина П является верхним порогом срабатывания, а величинаГ - нижним порогом срабатывания компаратора. Значение П определяется по формуле1 сср Пмавс50 РЫ- ) Рм И) ае при Чз - 0гО при о У,где Р(с) - выходной сигнал интегратора,- момент времени последнегоеброса интегратора,Р- выходнои сигнал АИИв дискретные моменты вре-,45мени йквИ) - выходной сигнал линейно"го звена 3 аИнтегратор 4 со сбросом имеет сле,цующую характеристику:частота синхронизируняцих импульсов,время среза дополнительного механизма 7, максимальное значение сигнала на входе,СИИ 6при котором он работает в линейном режиме,где Е ЬйсрПмс нс л 1 ъ.ь (- - с9 Линия 10 задержки осуществляет50-- -я (р) Бэкв р Тим при Ь гЬрр55 при Ьс Ьс) 8 и (Р) где с, - длительность синхронизирующих импульсов,Алгоритм функционирования линии 10 задержки в операторной Форме имеет вид-рс с 1 (р) = е с 1 (р), где с 1 (р) - сигнал на входе линии 10Рзадержки;с 1 з(р) - сигнал на выходе линии 10задержки,Выходной сигнал с 1 линии 10 задерж-ки поступает на дифференциатор 8,15который вырабатывает импульс сбросасЧв, по переднему фронту сигнала о3Импульс, вырабатываемый дифференциатором 8 по заднему фронту входногосигнала, не приводит к сбросу интегратора 4 со сбросом,ШИМ 6 вырабатывает прямоугольныеимпульсы Я м постоянной амплитуды,длительностью Ь 1 с периодом повторения Т. Период повторения определяется частотой синхронизирующих им 1пульсов Т = - . Полярность наи у фвыходе ШИМ 6 совпадает с полярностью сигнала на его входе.чайфДлительность импульса Ь 1 линейнозависит от значения входного сигналав соответствующие дискретные моментывременигде Р(с ) - значение сигнала на входе ШИМ 6 в момент времени С. 40Исполнительный механизм 7, вход которого подключен к выходу ШИМ 6, имеет характеристику, близкую к характеристике интегрирующего звена при условии, что длительность вход ных импульсов Ь 1, поступающих с ШИМ 6 превьппает время среза Ь с, Алгоритм работы исполнительного меха-ниэма 7 можно представить в операторной форме где Я(р) - выходной сигнал исполнительного механизма 7; эквивалентная скорость перемещения вала исполнительного механизма 7,Т, - время одного оборота вала исполнительного механизма 7Б (р) - сигнал на входе исполнительного механизма 7,Выход исполнительного механизма 7 является выходом регулятора и посредством регулирующего органа воздействует на объект регулирования,Для того, чтобы предлагаемый регулятор формировал, например, пропорционально-интегральный алгоритм управления, линейное звено должно иметь передаточную характеристику пропорционально-дифференциального звена: сР(р) = - (р Тм + 1) Е (р),где(р) - сигнал рассогласованияв операторной форме;ц(р) - выходной сигнал линейного звена 1 в операторной форме.В исходном, состоянии выходной сигнал интегратора 4 со сбросом равен нулю, аналоговый ключ 5 разомкнут. При малых рассогласованиях, когда с(1) меньше П , происходит накопление на выходе интегратора 4 со сбросом суммы дискретиэированных значений Ц, так как постоянная интегрирования равна длительности синхронизирующего импульса.Когда в момент времени с (фиг.3) выходной сигнал Г интегратора 4 со сбросом достигает верхнего порога срабатывания двухпорогового компаратора,9, с последнего поступает сигнал с 1 , замыкающий аналоговый ключ 5. Выходной сигнал интегратора 4 со сбросом через аналоговый ключ 5 поступает на ШИМ 6, который вырабатывает первый импульс Б , пропорциональный сумме мгновенных значений ц , накопленной на интеграторе 4 со сбросом. Затем с задержкой, достаточной для срабатывания ШИМ 6, на дифференциатор 8 поступает сигнал с 1 В момент времени Т (фиг.З) ШИМ 6 вырабатывает второй импульс, пропорциональный сумме двух дискретов входного сигнала суВ последующие моменты времении 1 уровень сигнала Ю на выходе линейного звена 1 превышает порог срабатывания двухпорогового компара 5 тора 9, Поэтому дискретизированный по времени сигнал о беэ преобразования поступает на вход КИИ 6, который вырабатывает последовательность управляющих импульсов Бм (фиг.З) в мо менты времени й.,и э. На выходе регулятора получают регулирующее воз"действие Я, изменяющееся по про"порционально-интегральному закону.15 Формула изобретения Регулятор, содержащий линейное звено, вход которого является входом регулятора, генератор синхронизирую-. 20 щих импульсов, широтно-импульсный мо; дулятор, подключенный синхронизирующим входом к выходу генератора синхронизирующих импульсов, и исполнительный механизм постоянной скорости, 25 вход которого подключен к выходу широтно-импульсного модулятора, я выход является выходом регулятора,о т л н ч а ю щ и й с я тем, что,с целью повышения точности регулирования, он содержит дифференпиатор,двухпороговый компаратор, линию задержки, аналоговый ключ, интеграторсо сбросом и амплитудно-импульсный .модулятор, сигнальный вход которогоподключен к выходу линейного звена,синхронизирующий вход - к выходу генератора синхронизирующих импульсов,а выход - к сигнальному входу интегратора со сбросом, вход сброса которого соединен с выходом дифференциатора, подключенного входом к выходу линии задержки, вход которой,соединенный с управляющим входом аналогового ключа, подсоединенного выходом к сигнальному входу широтно-импульсного модулятора, подключен к выходу двухпорогового компаратора входкоторого, соединенный с сигнальным .входом аналогового ключа, подключенк выходу интегратора со сбросом,1425596 Гс Асср 2 У Ф ф 5 РигЗ Редактор Н.Рогул Подписное Тираж 8 акаэ 476 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4ф Составитель М,Ни Техред М. Ходанич тина Корректор Л.Пилипенко
СмотретьЗаявка
4208841, 10.03.1987
ВЛАДИМИРСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
МАКАРОВ РУСЛАН ИЛЬИЧ, ДУБОВ ИЛЬЯ РОЙДОВИЧ
МПК / Метки
МПК: G05B 11/01
Метки: регулятор
Опубликовано: 23.09.1988
Код ссылки
<a href="https://patents.su/5-1425596-regulyator.html" target="_blank" rel="follow" title="База патентов СССР">Регулятор</a>
Предыдущий патент: Следящая система
Следующий патент: Двухканальная следящая система с разделенной нагрузкой
Случайный патент: Установка для непрерывной жидкостной экстракции