Устройство для формирования видеосигнала

,ЯО,4 с 09 с 1/ АРСТВЕННЫЙ НОМИТЕТ СССР АМ ИЗОбРЕТЕНИЙ И ОТКРЫТИЙ ГОСУД ПО ДЕ АНИЕ ИЗОБРЕТЕН то 24и 4170326/2430.12,8623.07,88, БМосковскийкиА,А.Шишкеви,Мякотин681.327.Авторско8142, клторское еосигсоот, С, Безобразов ани б 3179, кл 5УСТРОЙСТСИГНАЛАИзобретение относится к вычиьной технике и может быть исовано в устройствах отображемации с растровой разверткой В 13 (54) ВИДЕ (57) кон- форде преосигнал,лит пол инф ил,21) 22) 46) 71) ехни 72 А,В 53) 56) ,12Ав ТОРСНОМУ СВИДЕТЕЛЬСТВ юл, 0 ф 27 нститут электронно 11(088,8)е свидетельство СССС 09 С 1/08, 1984 свидетельство СССРС 06 Р 3/153, 198 ВО ДЛЯ ФОРМИРОВАНИЯ Цель изобретения - повышение быс родействия устройства. Устройств содержит блок сопряжения 1, блок буферной сверхоперативной памяти блок оперативной памяти 3, блок равления 4, формирователь вид нала 5, буферный регистр 6 с ветствующими связями. Устройство обеспечивает повышение быстродей вия считывания информации из бло оперативной памяти 3 эа счет орг зации режима страничного считыва , Считанная информация поступает в ферный регистр 6, работакщий по вейерному принципу,и выдается в мирователь видеосигнала 5, г образуется в растровый. видеИзобретсцс с: косит(:. 3 1 гтельной технике и может б т, и г 1 (ЗОВлно е 3 устройсте 1 лх 7 Обр;жс 1 и 51ИНФОРМЛЦИИ Г РтдСТРО 3й )(1 ЗК(т(КС 1.е.ь изс)бретекия - ОЕ 1,(п с е(исродействия устройствд,Нл фиг, 1 предстдв.ц(кя ( трук 7 5 л -ная схема устройства; д Ф"г, 2функциональцая схема блока у:рдц:1:-"ния, на Фиг. 3 - Функ:(п)онлГ(ьндясхема буферного регистра; кд фиг. -временная диаграмма работы блокдуправления.Устройство содержит блок 1 с-цржения, блок 2 буферной гверхоперлтивной памяти, блок 3 Оеряти;нойпамяти, блок 4 упрлвлецит, (1)ОрИрс)ватель видеосигнала, )уфер) ый регистр б,На чертежах обозначено;1)А, - вход - выход мсЛ 1 е го бдитдадреса блока буферной гвер.;о (еря 7 И), ной памяти;)Л т - вхоД - выхоД стсРОго байта адреса б:тока буферной сцерхоперативной памяти;БСЛ - вход рлзргцеци 51 глддегг)байта адреса блока буферной сверхоперативной памят)1;ЕСЛОТ вход Р(1 зрелОН 1 я ГГл)хе;(:байта адреса блока буферной сверх"оперативной памяти;АЛ ф - адрес вход-Входя -вьхог;л Лблока буферной сверхопрлтивцой:(д;)яти,КСИ - кадровые сикхроим)гульсы;ССИ - строчные сицхроимуле,гьР - выход импульсов гец(рлторяимпульсов)г 1 с)б,г( - вход выборки к;.)1; Се лект ор а-мультиплексора,С) - счетный вход,С,- ,(,р - вход строба злшси буферного регистра;БАБ - выход синхроимпульсд д,г;ргс,.столбца,САЬ - выход сицхроимпульсд дд;); са строки;БИ - выход управления б:гаком сопряжения. Блок 4 управгения (фиг, 2) со;(ержит первый 7, второй Я и третийтриггеры, двоичный счетчик 1 Г,. ге 1: - ратор 11 импульсов, первый 12, второй 13, третий 1( элементы И, первый 15, второй 1 б, -грс тий 17 э.дес)1- ты ИЛИ, первый 18, второй 1 и 1-,)Г- тий 20 элементы 1;, Овторите:ь 21,-,г)ЦГ С ( -3) ггтс)- гтрд7 Я113 7 ( т; 1) Д 3 ,5. ( ,)тт 1 ",1 (, Т( т - Г 11 1(С(, ( Р:1ЛГ,Р(11( (1( .(, )11 ИХ РГ ГИГТ)О (ЛХ(к 1 ГОТ Т(:Т 3(1 Нг ) И 1)Лс т(Г)ГСЛ с Гт Лклчс ст . )г51 , Гоц(яжския,631кд .),): ;)ЛтВно 1(т 5 т:) ФОГ).к)ро -г1 Г 1 Я ) ттиГ ( И ття РВ ВО 3 МОЖЕГО ИСОльзовдц( 6 Г 1(:3 ц некий аналоги. -(.чи 3 ывс 1 китс и.- 65 окаГерятив нойцльлти графсчегко 3 1 цформлцли дляфоргироцдкия и)об)л)ения и вторая;(трхОперативцойестк,1 м Гцсобом,хода блока 4 и(нцой памяти пс д.рс гному входу устройствд и вхо;у, ьКг,;у данных устроигтвд чс ре: 1.Ок буфер(ой сверхопердтизной Лмяти. Фдзы о:ределяются1 О Т (3 Н ЦИ Л 10 т(Я В ЫХ О;( Е Г 3 Т О )7 О Г 0 Э 1 Е -.сгройствс) 1:ре;, гмдтривает счить; -1 снис трех бдйто 13 г)тлфичеГ кой инфо 1)мяции ц первой Лзс при этом исполь -4511 Рдвлекия 1 моет высокий ройень и устанавливает первую фазу работы устройства. 11 д первом выходе блока 4 управления сигналы ЛЛф и ЕСЛ (фиг. 2 и 4) переходят в низкий уровскь подключая старший байт регистРд счетчика 1 сРез Выхац 1 Лп,. к нхо ду адреса блока 3 оперативной цамяти. Одновременно на второй вход управления блока 3 оперативной памяти подается сигнал ВЛБ. С приходом следующего такта частоты Е сигнал ЕСЛ,. переходит в Высокий уровень, а ЕГЛв низкий, подключая младший байт регистра-счетчика через вьходы 0 Л к входу адреса блока .3 оперативной памяти.Одновремекно на вход управления блока 3 оперативной памяти подается сигнал СЛБ (фиг. 2 и 4), Через время, необходимое для чтения блока 3 оперативной памяти, на его выходе появляется информация. Сигнал ЛББ ф на выходе третьего элемента ИЛИ 17 (Фиг. 2) имеет низкий уровень и инФормация ко входу данных через канал Л селектора-мультиплексора 28 буферного регистра 6 попадает на его выхоц, где по первому входу пере- записывается сигналом 7 РГ(Фиг.2 и 4) в формирователь 5 видеосигнала, Импульсы С 2 РГ (Фиг. 2) частотой 15,4 11 Гц с первого выхода блока 4 управления сдвигает информацию из формирователя 5 видеосигнала ка выход видеосигнала устройства. Одновременно с каждым импульсом СЛВ (Фиг, 4) нд первом выходе блока управления Формируется импульс С 1, увелиивдю:Пий содержимое регистра счетчика нд единИ 1 у, Информация, счи" танная из блока 3 оперативной памяти втоаым импчльсам СВ (ФиГ, 4) по входу данных переписывается сигналом СЕГО (Фиг, 4) в параллельный регис-,р 27 буферного регистра 6.1Сигнал 1.1 ЯП(фиГ, 4) на втором выходе блока 4 управления имеет высокий уровень, поэтому информация по каналу В селектора-мультиплексора 28 подается на В 1 ход буферного регистра 6. Третий импульс СЛВ (фиг, 4) считывает третий байт граФической информации из блока 3 оперативной памяти, который по входу данных буферного регистра 6 попадает на вход парал.елькаго регистра 27. Импульсами ЧР 1-, и С 1,Гь; (фиг,4) о;1 коврсмекко второй бд".т графическойинформации записывается в Форьпровдтель 5 видеосигнала, д третий - 1пдрдллелькпй регистр 27, В формирователь 5 видеосигнала третий байтграф 1 еской информации по каналу Вселектораультиплексорд 28 записывается импу.ьсам ЪРГ (фиг, 4) вконце второй Фазь цикла работы устройства.Таким образом, в течение первогоцикла работы устройства происходитвывод графической информации из ну левой первой и второй ячеек блока3 оперативкой памяти. К началу второго цикла в регистре-счетчике блока 2 буферкой сверхоперативной памяти находится адрес третьей ячейкиблока 3 оперативной памяти, т,е.происходит последовательное считывание всех ячеек блока 3 оперативной памяти и выдача графической информации с выхода формирователя 5 25 видеосигнала с тактовой частотой154 ГГц,В режиме записи информации в блок3 оперативной памяти работа устройства андлоччка работе известного 30 устройства.Таким образом, изобретение обеспечивает погьппение быстродействиявывода инФормации из блока оперативной памяти и преобразования ее в 35 видеосигнал зд счет организациистраничного считывания из памяти ивведения буферного регистра 6, работаюшего в конвейерном режиме, чтопозволяет погысить информационную 40 емкость экрана без увеличения быстродействия и разрядности слова блока3 оперативкой памяти,45 фармулд изобретенияУстройство цля формирования видео. -сигнала, содержащее блок управления,первый управляющий вход которого яв ляется Входом строчных и кадроВыхсичхроимпульсов устройства, формирователь вицеосигкдла, первый информационный Вход котороГО яВляетсявходом видеосигнала устройства, а1 ыхад выходом устройстВа блОк Оперативной памяти, блок буферной сверхоперати 1 ной 1 дмяти и блок сопряжения. управляспгй вход-выход которогоявляется упра 1 ляюпьим входом-выходомустройства, адресным входом которого является адресный вход блока буфернОЕЙ 1 свеРхоперативной памяти первый Выход которого подключен к адресному входу блока оперативной памяти, первый управляющий вход которого и первый управляющий вход. блока буфе.рной сверхоперативной памяти подключены к выходу блока сопряжения, управ ляющий вход которого, второй управляющий.вход блока буферной сверхоперативной. памяти, второй управляющий вход. блока оперативной памяти и первый управляющий вход формирователя 1 с видеосигнала соединены с первым вь 1- ходом блока управления второй уп-равляющий вход которого являетсявходом начальной установки устройства, входом-выходом данных которого 11 Вля ется 110 р ВЕЫЙ Вход Выход данных блЕОК;1 буфернОЙ сверхоператиВноЙ памяти ВТОРОЙ Вход - Выход данных кото рого подключен к вхОЕЕу-выходу данных блока опгративнОЙ памяти, второй Выход блока буферной сверхоперативной памяти соединен с Вторым управляющим Входом формирователя видеосигнала, о т д и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит Оуферный регистр, информационный Вход которого подключен к выходу блока оперативной памяти, второй выход блока управ."еения соединен с управляющим входом буферного регистра, выход которого подключен к второму информационному Входу формирователяндеосигнала,