Времяимпульсный квадратичный преобразователь

(19) (11) 0 1 6 С 7 2 ПИСАНИЕ ИЗОБРЕТЕНИ ическ енности ическии енина ) оцкий,ик льство ССС 20, 1976, тво СССР /20, 1983 с Я Ю ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский технолоинститут холодильной промыи Ленинградский электротехинститут им. В,И.Ульянова(56) Авторское свидетеВ 502383, кл. С 06 С 7/Авторское свидетельсВ 1141426, кл. С 06 С 7(54) ВРЕМЯИМПУЛЬСНЬЙ КВАДРАТИЧНЬЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к аналоговой вычислительной технике и может найти применение при построении аналоговьж и цифроаналоговых приборов. Целью изобретения является повышение быстродействия. Сущность изобретения заключается в создании быстродействующего времяимпульсного квадратичного преобразователя на основе временного разделения процессов интегрирования и формирования выходного сигнала устройства посредством органиэации двухтактного противофазного уп равления выборкой с использованием активных структур интеграторов с аналоговой памятью, электронных ключей 3,4,5 и 15 и схемы управления, состоящей из элементов И 17 и 18 и Т- триггера 16, 2 ил.Изобретение относится к аналоговойвычислительной технике и может найтиприменение при построении аналоговыхи цифроаналоговых приборов.Целью изобретения является повышение быстродействия,На фиг.1 приведена схема предлагаемого преобразователя; на фиг.2 -временные диаграммы работы, ОВремяимпульсный квадратичный преобразователь содержит источник 1 широтно-модулированного (ШФ) сигнала,источник 2 опорного напряжения, первый 3, второй 4 и третий 5 ключи, 5первый 6, второй 7, третий 8 масштабные резисторы, запоминающий конденсатор 9, сглаживающее звено, содержащее сглаживающий конденсатор 1 О, операционные усилители 11 и 12, два бло Ока 13 и 14 выборки-хранения, четвертый ключ 15, Т-триггер 16, два элемента И 17 и 18Преобразователь работает следующим образом. 25Пусть в начальный момент времениТ=О первый 3, второй 4, третий 5,четвертый 15 ключи разомкнуты, Т-триггер 16 сброшен, на выходе блоков 13и 14 выборки-хранения и на выходепреобразователя нулевое напряжение,Тогда с приходом импульсаотисточника 1 ИМ-сигнала на Т-триггер16 последний устанавливается в "1"по прямому выходу, и первый элементИ 17 формирует управляющий сигнал,замыкающий ключ 3 и разрешающий прохождение напряжения У 0 от источника2 опорного напряжения на первый вывод первого масштабного резистора 6, 4 Ообразующего вместе с операционнымусилителем 12 и конденсатором 9 первый интегратор, последний интегрирует это напряжение и на его выходе формируется напряжение П,. Блок 14 выборки-хранения находится в это времяв режиме хранения, но так как на еевыходе сигнал нулевого уровня, он неучаствует в формировании напряжения(к Ключ 4 в это время разомкнут 50управляющим сигналом нулевого уровняс выхода второго элемента И 18,С приходом следующего импульса отисточника 1 ШИМ-сигнала на вход Ттриггера 16 последний переходит в нулевое состояние по прямому выходу,и первый элемент И 17 формирует сигнал, размыкающий ключ 3 и запрещающийпоступление напряжения Ц 0 от источника 2 опорного напряжения на первыйвывод первого масштабного резистора6. Блок 14 выборки-хранения переходит в это время под воздействием сигнала единичного уровня с инверсноговыхода триггера 16 в режим выборки,Выходной сигнал блока 14 выборки-хранения через второй масштабный резистор 7 и ключ 4,замкнутый сигналом единичного уровня с выхода второго элемента И 18 на время 7 , поступаетна вход операционного усилителя 11,образующего совместно с резистором 7и конденсатором 10 второй интегратор.Второй интегратор интегрируетэтот сигнал, и на его выходе формируется напряжение 11 . Ключ 5 при этомразомкнут сигналом нулевого уровня спрямого выхода Т-триггера 16, и выходное напряжение блока 14 выборкихранения не поступает на вход операционного усилителя 11 второго интегратора. Блок 13 выборки-хранения подвоздействием сигнала нулевого уровняс прямого выхода Т-триггера 16 находится в режиме хранения, но так какна его выходе сигнал нулевого уровня, он не участвует в формированиинапряжения У 1 через четвертый ключ15, замкнутый уровнем "1" с инверсного выхода Т-триггера 16.С приходом очередного импульса навход Т-триггера 16 устройство работает, как и в первом такте, с той лишьразницей, что в формировании сигналаБ 1 принимает участие и сигнал с выхода блока 14 выборки-хранения, полученный во втором такте, а блок 13 выборки-хранения, находящийся в режимевыборки, под действием "1" с прямоговыхода Т-триггера 16 формирует выход-,ной сигнал преобразователя, отличныйот нуля,Таким образом, в нечетные такты ШИМ-сигнала с источника 1 происходит интегрирование как сигнала Б , так и предыдущего значения на блоке 14 вь 1 борки-хранения, а также выборка напряжения Б, и формирование выходного сигнала преобразователя с квадратичной характеристикой. В четные такты ШИМ-сигнала с источника 1 осуществляется выборка напряжения 11 блоком 14 выборки-хранения и его интегрировайие с учетом предыдущего значения вторым интегратором.(2) 40 и, учитывая,что 1)(- величина, не зависящая от времени, а занисящая от номера такта К, перепишем выражение 45следующим образом:13( = Б( (1 - -) + А. (3)Т"1Полученное уравнение янляется ли-, нейным разностным неоднородным уран некием первого порядка. Решение уравнения (3) прил(к) Т л )+(о)(1 г В основу построения устройстваположен принцип временного разделения процессов интегрирования сигнала и его выборки на основе двухтакт 5ного режима управления выборкой ихранением информации с получениемквадратичного закона преобразованияпри одновременном быстром усредненииполученного результата и представлении его н виде напряжения, благодарячему значительно повышается быстродействие преобразователя.Принимая во внимание то, что процесс интегрирования в первом интеграторе преобразователя происходитлишь н нечетные такты, а в четныетакты напряжение остается постоянным,определим номер такта, как К=2 п+1,где К - номер такта; и - 1,2,3,420огда на выходе операционного усилителя 12, входящего в состав первогоинтегратора, будем иметь1 к 251 1( к) (1)оп г 1 (к) э (где 7, =К С - постоянная интегрирования по входу первого интегратора; 30л2=К С - постоянная интегрирования перного интегратора по цепи обратнойсвязиБ ,) - напряжение на выходепервого интегратора впредыдущем такте,Введем обозначение"и(к) "н ( к 1)и выборе постоянных интегрированияТ (7) получим из (5) с уче(том (4), чтоУ- Бн(8)В четные периоды ШИМ-сигнала это напряжение будет поступать на второй интегратор и, так как интегрирование будет происходить в данном случае лишь в четные такты, а в нечетные напряжение на выходе второго интегратора остается постоянным, определим номер такта для второго интегратора как М=2 п,где М - номер такта;и - 1,2,3 Тогда на выходе операционного усилителя 11, входяшего в состав второго интегратора, будем иметьниГ "н(М) (М 1)1огде " =К,С, - постоянная интегрирования второго интегратора по входу;=К С - постоянная интегри 4 5 1 орования второго интегратора по цепи обратной связи;Б - напряжение на выхо(м)де второго интеграто- ра и выходе устройства в предыдущем такте.Введем обозначениеМл1В -л Бс 1 (О)и ьэОИМ и, учитывая, что 1( , - величина, не зависящая от времени, а зависящая от номера такта М, перепишем выражение (9) следующим образом:Т)(м) (м) (1) Вкф Решение уравнения (11) приери в вв в)йс (12)гкооТонаходится в виде(м) в( е ) 1 (о)(13) где Б - напряжение на ныходе интег.14066 где У - напряжение на выходе усторойства в начальный момент времениПри установившемся сигнале на нто 5 ром выводе второго масштабного резистора 7, т.е, при выполнении условия (6) и выборе постоянных интегри- рования(15)л4где 6 = --- относительная длительТНОСТЬ ВХОДНОГО ИМ 15пульса.Иэ выражения (13) при выполненииусловия (14) следует, что переходныйпроцесс эаканчинается за два такта.1 торах,Формула изобретения Времяимпульсный квадратичный преобразователь, содержащий источник широтно-модулированного сигнала, источник опорного напряжения, три ключа, три масштабных резистора, запоминающий конденсатор и сглаживающее звено, выполненное на первом операционном усилителе, в цепь обратной 45 50 20Переход от получения квадратичного закона преобразования на основе пассивных импульсно-управляемых многополюснихон с последующим медленным усреднением полученного результата, 25 на использонание активных структур интеграторов с аналоговой памятью при организации на их основе двухтактного противофазного управления выборкой информации с одновременным З 0 быстрым формированием выходного сигнала позволяет значительно увеличить быстродействие в предлагаемом преобразователе по сравнению с известным за счет снятия принципиального противоречия между точностью и быстродействием времяимпульсных преобразователей на основе сглаживания импульсных потоков, так как исключает необходимость н фильтрующих конденса 10 6связи которого включен сглаживающийконденсатор, выход источника опорного напряжения соединен с информационным входом первого ключа, выход которого через первый масштабный резистор подключен к первому выводу запоминающего конденсатора, первый вывод второго масштабного резисторачерез второй ключ подключен к входуоперационного усилителя сглаживающего звена, первый вывод третьего масштабного резистора подключен к выходу преобразователя, о т л и ч а ю -щ и й с я тем, что, с целью повышения быстродействия, в него введеныоперационный усилитель, два блока выборки-хранения, четвертый ключ, Ттриггер и два элемента И, первые входы которых подключены к выходу источника широтно-модулированного сигналаи к входу Т-триггера, прямой выходкоторого соединен с вторым входом первого элемента И и с упранляющими входами третьего ключа и первого блокавыборки-хранения, выход которого подключен к выходу преобразователя, аинформационный вход соединен с выходом операционного усилителя сглаживающего звена, подключенного входом квыходам второго и третьего ключей,информационный вход четвертого ключасоединен с вторым выводом третьегомасштабного резистора, инверсный выход Т-триггера подключен к второмувходу второго элемента И и к управляющим входам четвертого ключа и второго блока выборки-хранения, выход которого соединен с вторым выводом второго масштабного резистора, а информационный вход подключен к второмувыводу запоминающего конденсатора ивыходу операционного усилителя, соединенного входом с вторым выводомпервого масштабного резистора и выходом третьего ключа, соединенногоинформационным входом с первым выводом второго масштабного резистора,выходы первого и второго элементов Исоединены с управляющими входами соответственно первого и второго ключей,1406610 4 Ч ЫХ. рректор Й.Кор едактор Э.Слига Тираж 704 Заказ 3195/4 4/ дприятие Составитель Н.ЗайцевТехред Л,Сердюкова ВНИИПИ Государственного комит по делам изобретений и отк113035, Москва, Ж, Раушская н одственно-полигра ическое Подпис та СССР Ужгород, ул. Проектная, 4