Многофункциональный преобразователь

30 ислиение относится к кусоч ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ИСАНИЕ ИЗ Н АВТОРСНОМУ СВИ(54) ИНОГОФУНКЦИОНАЛЬВАТЕЛЬ(57) Изобреттельной технике, в частност с80 1401479 ОБРЕТЕНИ ЬСТВУ но-линейным функциональным преобразователям. Цель изобретения - сокращение аппаратурных затрат, повышениебыстродействия преобразования и расширение его функциональных возможностей за счет воспроизведения функцийпроизвольного вида. С этой целью впреобразователе, содержащем регист-.ры 1, 2, 3, блоки 4, 5 памяти, счетчик 6, вычитатель 7, триггер 8, элемент И 9, множительно-суммирующийблок 10 и блок 11 управления, изменены связи. 1 з.п. ф-лы, 2 ил.Изобретение относится к вычислительной технике, в частности к кусочно-линейным функциональным преобразователям.Цель изобретения - сокращение аппаратурных затрат, повышение быстродействия преобразователя и расширение его функциональных возможностей за счет воспроизведения функций произвольного вида.На фиг.1 показана схема преобразователя; на фиг.2 - блок управления, вариант выполнения.Преобразователь (фиг.1) содержит первый, второй и третий регистры 1-3, блоки 4 и 5 памяти, счетчик 6, вычитатель 7, триггер 8, элемент И 9, множительно-суммирующий блок 10, блок 11 управления, выходы 12-17 и вход 1820 блока 11 управления, содержащего (фиг.2) счетчик 19, постоянный запоминающий узел 20, управляемый делитель 21 частоты, элемент И 22, триггер 23, выходы 24 и 25 узла 20, тактовый вход 26, вход 27 запуска, выход 28 признака конца работы преобразователя.Преобразователь работает следующим образом.30В исходном состоянии регистры 1-3 и 17, счетчики 6 и 19 и триггеры 8 и 23 обнулены. В блоке 5 памяти (перепрограммируемого типа) записаны коды узловых значений абсцисс Х;1, ординат У и коэффициентов наклона К; 35 для различных участков аппроксимации (1 " номер участка аппроксимации), В блок 6 памяти (оперативного типа) занесены коды, 3 - предварительной установки адресов счетчика 6 (в прос 40 тейшем случае нули) .Работа преобразователя начинается с подачи импульса запуска 27. Этим сигналом триггер 23 устанавливается в единичное состояниеотпирающее45 элемент 22 для прохождения тактовых импульсов г Первый тактовый импульс с выхода элемента И 22 проходит через делитель 21 частоты, на управляющем входе которого установлено минимальное время задержки, и переводит счетчик 19 в состояние 001 (здесь и далее указываются состояния первых трех разрядов счетчика 19) . Поскольку в первых тактах работы преобразователя 55 сигнал на выходе элемента И 9 отсутствует и на вход 18 блока 11 поступает логический нуль, то узел 20 по состоянию входов 0001 формирует единичный сигнал на выходе 12, длительностькоторого определяется кодом на управляющем входе делителя 21, Сигнал .свыхода 12 поступает на синхровходырегистров 1 и 2. В регистр 2 заносится код Итекущего значения аргумента, подлежащего функциональному преобразованию, а в регистр 1 - код Иномера реализуемой функции.По истечении времени установлениякодов в регистрах 1 и 2 на выходе делителя 21 частоты появляется импульс,переводящий счетчик 19 в состояние010, По состоянию входов 0010 узел 20обнуляет выход 12 и формирует единичный сигнал на выходе 13, который поступает на вход "Выборка кристаллаблока 4 памяти. Поскольку нулевымсигналом с выхода элемента И 9 блок 4памяти установлен в режим чтения данных, то импульсом "Выборка кристалла"осуществляется считывание кода с вы".хода блока 4 в счетчик 6.По завершении установки кода всчетчике 6 счетчик 19 импульсом с выхода делителя 21 переводится в состояние 011. В результате сигнал с выхода 13 снимается и появляется единичный сигнал на выходе 15 блока 11,Этот сигнал поступает на вход разрешения чтения блока 5 памяти. На выходах блока 5 формируются коды узловогозначения абсцисс Х;1, ординаты У 1+1 Г 11и коэффициента наклона Кв соот 1ветствии со значениями кода адресаначальной установки, поступающего+с выхода счетчика 6, и кода номерафункции 1, поступающего с выхода регистра 1, вычитатель 7 вычисляет разность между кодом текущего значенияаргумента Х и кодом узлового значенияабсциссы Х, Если эта разность отрицательна, то единица устанавливаетсяна прямом выходе знакового разрядавычитателя 7, если положительна - тоединица устанавливается на инверсномвыходе знакового разряда. В обоихслучаях на выходе элемента И 9 присутствует нулевой сигнал, так кактриггер 8 обнулен по начальному состоянию преобразователя,По завершении установки выходногокода вычитателя 7 счетчик 19 переводится в состояние 100 очередным импульсом с выхода делителя 21. В результате снимается сигнал с выхода 15и формируются единичные импульсы на3 140выходах 14 и 15 блока 10 управления.По импульсу 14 осуществляется записьв триггер 8 значения знака разностис выхода блока 7 вычитания. Одновременно с этим импульс, поступающий насчетный вход счетчика 6, увеличиваетили уменьшает его содержание на единицу младшего разряда в зависимостиот знака разности блока 7 вычитания.После этого счетчик 19 импульсомс выхода делителя 21 переводится всостояние 101. Так как на входе 18блока 11 присутствует нулевой сигнал,то узел 20 по состоянию входов 0101формирует единичный импульс на выходе 24. Этот импульс сбрасывает счетчик 19 в состояние 011,Далее повторяется приведенная последовательность действий по обновлению выходных кодов блока 5 памяти,формированию кода разности вычитателя 7, считыванию знака кода разностив триггер 8 и инкрементному изменениюкода счетчика 6 до тех пор, пока неустановятся единичные сигналы на инверсном выходе знакового разряда вычитателя 7 и прямом выходе триггера8. Данное состояние свидетельствуето том, что в счетчике 6 установленкод д номера участка аппроксимации,соответствующего текущему значениюаргумента. В результате при состоянии счетчика 19 адреса 011 единичныйсигнал с выхода элемента И 9 поступитна вход 18 блока 11 и на вход управления режимом блока 4 памяти, переводя его в режим записи данных. Приэтом состояние выходных сигналов узла 20 не изменяется.После прохождения на счетный входсчетчика 19 очередного импульса с выхода делителя 21, состояние входныхсигналов узла 20 становится равным1100 (где первая единица определяетсясигналом с входа 18), По этому состоянию выдается единичный сигнал навыходе 13 блока управления, которыйпоступает на вход "Выборка кристалла"блока 4 памяти, В блок 4 памяти поадресу, определяемому кодом функциирегистра 1, заносится код предварительной установки с выхода счетчика6 соответствующий текущему номеру1 участка аппроксимации.После завершения записи кода вблок 4 памяти счетчик 19 переходит всостояние 101, сигналы с выходов блока управления снимаются и устройство1479 40 45 значения аргумента и номеров реализуемой функции и аргумента которого соединены с информационными входами первого и второго регистров соответственно, выход первого регистра соединен с входом уменьшаемого вычитателя, выход разности которого соединен с входом множимого множительно-суммирующего блока, входы множителя и слагаемого которого соединены с первым и вторым выходами первого блока памяти, первый адресный вход которого соединен с выходом второго регистра и адресным входом второго блока памя 5 10 15 20 25 30 35 переходит в состояние ожидания завершения формирования выходного кода множительно-суммирующего блока 10. Затем на счетчик 19 поступает следующий импульс с выхода делителя 21, счетчик 19 переходит в состояние 110. В результате снимается единичный сигнал с выхода 13 и устанавливаются единичные сигналы на выходах 14 и 17 блока 11 управления. Импульс с выхода 14 поступает на синхронизирующий вход триггера 8 и переводит триггер 8 в исходное нулевое состояние, Импульс с выхода 17 блока 11 управления поступает на вход разрешения записи регистра 3 и заносит в него выходной код множительно-суммирующего блока, реализующего операцию видаУ=У+ + К (Х - Х).1 тЯ з 5Таким образом, в регистр 3 заносится результирующий код функционального преобразования.После окончания записи кода в регистр 3 на счетный вход счетчика 19 поступает очередной импульс с выхода делителя 21, переводящий счетчик 19 в состояние 111. По этому состоянию на выходе 25 узла 20 появляется единичный сигнал, который вызывает обнуление счетчика 19, установку на делителе 21 кода минимальной задержки и сброс триггера 23.Далее описанные действия повторяются. Формула изобретения1. Многофункциональный преобразователь, содержащий блок управления, первый и второй регистры, первый и второй блоки памяти, счетчик, вычитатель, триггер, элемент И и множительно-суммирующий блок, выход которого является информационным выходом преобразователя, входы кодов текущего14014ти, выход которого соединен с входом установки счетчика, выход которого соединен с вторым адресным входом первого блока памяти, третий выход которого соединен с входом вычитаемого вычитателя, выход инверсного разряда которого соединен с входом сброса триггера, выход которого соединен с первым входом элемента И, о т л ич а ю щ и й с я тем, что, с целью сокращения аппаратурных затрат, повышения быстродействия преобразователя и расширения его функциональных возможностей за счет воспроизведения 15 функций произвольного вида, выход элемента И соединен с входами управления, режимом второго блока памяти.и блока управления, первый выход которого соединен с синхровходами.пер-, вого и второго регистров, второй выход блока управления соединен с входом "Выборка кристалла" второго блока памяти, третий выход блока управления соединен с тактовым входом триггера, 25 вход установки которого соединен с прямым и инверсным выходами знакового разряда вычитателя, прямой и инверсный выходы знакового разряда которого соединены с соответствующими входами управления реверсом счетчика, выход которого соединен с входом данных второго блока памяти, четвертый и пятый выходы блока управления соединен с синхровходами счетчика и35 первого блока памяти, инверсный выход знакового разряда вычитателя соединен с вторым входом элемента И. 19 62. Иреобразователь по п,1, о т л и ч а ю щ и й с я тем, что блок управления содержит постоянный запоминающий узел, счетчик, управляемый делитель частоты, элемент И и триггер, вход установки которого является входом запуска преобразователя, вход сигнала конца преобразования которого соединен с инверсным выходом триггера, прямой выход которого соединен с первым входом элемента И, выход которого соединен с информационным входом управляемого делителя частоты, выход которого соединен со счетным входом счетчика, выход которого соединен с первым адресным входом постоянного запоминающего узла, выходы с первого по третий разрядов которого являются с первого по третий выходами блока управления соответственно, вход управления режимом которого соединен с вторым адресным входом постоянного запоминающего узла, выход четвертого разряда которого соединен с входом сброса старшего разряда счетчика, вход сброса которого соединен с входом сброса триггера и выходом пятого разряда постоянного запоминающего узла, выходы с шестого по седьмой разрядов которого являются с четвертого по шестой выходами блока управления, тактовый вход которого соединен с вторым входом элемента И, выход кода коэффициента деления постоянного запоминающего узла соединен с управляющим входом управляемого делителя частоты.1401479 оставитель Н,Матвеевехред М.Ходанич Корректо Редактор Н.Лазаренко Пилипен ираж 70 Заказ 2786/4 ственного етений и о 5, Раушска роизводственно-полиграфическое предприятие, г, Умгород, ул, Проектн ВНИИПИ Государ по делам изо3035, Москва, Ж Подписноеитета СССРкрытийнаб., д. 4/5