Устройство для исправления ошибок

(54) УСТРОЙСТВОБОК (57) Изобретени вым системам пе СПРАВЛЕНИЯ ОШИ относится к цифроедачи информации и ьзовано для исправифровых линейных ующих недвоичные кокодовым расстоянием вух. Устройство совыполненный в виде о преобразователя,в л может быть исполения ошибок втрактах, исполь ды с минимал не превышающим ддержит кодер 1,аналого"цифровог ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЭОБРЕТЕКИЙ И ОТКРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Институт радиофизики и электроники АН АрмССР(56) Авторское свидетельство СССР В 1065819, кл. С 08 С 25/00, 1982.Е.ЙВег 1 е 1 сашр ЕЕЕ Тгапз, оп п 1. ТИ чо 1. 29, 1983, У 3, р.р.372-377. первый 2 и второй 3 регистры, блок 4 исправления ошибок, дешифратор 5, преобразователь 6 параллельного кода в последовательный, умножитель 7 частоты, синхронизатор 8, блок 9 определения четности и компаратор 10.Повышение помехоустойчивости устройства достигается путем учета избыточности сигнала. Работа устройства основана на использовании принципов декодирования с мягким решением, при котором входной сигнал подвергается аналого-цифровому преобразованию С выхода кодера 1 через регистры 2 и 3 принятый сигнал поступаетблок 4 исправления ошибок, опредеяются область, в которую попало принятое кодовое слово, затем кодовое слово через дешифратор 5 поступает на выход устройства. Цепочка из блока 9 определения четности и компаратора 10 позволяет устанавливать режим работы блока 4. 4 ил.б 7028 2 1 3Изобретение относится к цифровымсистемам передачи информации и можетбыть использовано для исправленияошибок в цифровых, линейных трактах,использующих коды с минимальным кодовым расстоянием, не превышающим двух.Цель изобретения - повышение помехоустойчивости эа счет учета избыточности сигнала,На фиг. 1 приведена функциональная схема устройства; на фиг. 2 " 4диаграммы, поясняющие принцип исправления ошибок с использованием декоди-.рования мягким решением.Устройство (фиг. 1) содержит кодер 1, выполненный в виде аналогоцифрового преобразователя, первый 2и второй 3 регистры, блок 4 исправления ошибок, дешифратор 5, преобразователь б параллельного кода в последовательный, умножитель 7 частоты,синхронизатор 8, блок 9 определениячетности, компаратор 10,Введение указанных элементов позволяет при декодировании сигналаиспользовать всю информацию о принятых символах, что эквивалентно повышению избыточности сигнала без снижения эффективности цифровой системыпередачи, а полученная таким образомизбыточность используется для улучшения корректирующей способности кода и позволяет исправлять ошибки вблочных кода, минимальное кодовоерасстояние в которых О ( 2.Сказанное поясним на примере(фиг. 2,3). Пусть для передачи информации в цифровой системе передачииспользуется троичный двухразрядный(с = 3, г = 2) код С К 0110 -101 -1 01) минимальное кодовое расстояние в матрице Минковского, для которого равно д щ 2. Всоответствии с теорией корректирующихкодов при известных методах декодирования этот код позволяет толькообнаруживать ошибки.Причем ошибка при приеме произойдет, если напряжение помехи О/2,(О - амплитуда сигнала) в случае,когда передавались. символы 0 или 1,а также если (- О/2 в случае, когда передавались символы 0 или 1.Рассмотрим, например, декодирова-.ние разрешенного кодового слова(1, 0). При -обычных методах декодирования областью правильного приемаявляется прямоугольник с координата 5 10 15 20 25 ЭО 35 ао 45 50 55 ми (05 05) (051 05) (1 05) (1; - 0,5).Предлагаемое устройство позволяет расширить область правильного приема и превратить ее в треугольник с координатами (О; 0),(1; 1), (1; -1)Предлагаемое устройство позволяет исправить ошибки, которые могут быть исправлены известными методами. При этом границы новой области задаются управлениями прямых, соединяющих запрещенные кодовые слова, а множество всех кодовых слов в области задается в разрядным аналого-цифровым преобразователем.При этом повышение помехоустойчивости достигается беэ изменения передающего оборудования.Устройство работает следующим образом.Пусть для передачи информации в цифровой системе передачи иснольэуется некоторый код типа пВ-гцкоторый блоку из и двоичных символов ставит в соответствие блок из г с"ичных символов (г ( и, ), 3).причем минимальное кодовое расстояние д 4 2. На информационный вход предлагаемого устройства поступают сигналы, искаженные помехой. В аналого-цифровом преобразователе 1 осуществляется стробирование принятого сигнала в моменты времени, соответствующие середине тактового интервала и каждое значение отсчета представляется в разрядной двоичной комбинацией в натуральном двоичном коде, Управляющие сигналы, необходимые для работы аналого-циФрового преобразователя 1, поступают с выхода умножителя 7 частоты в в раз и с синхровхода устрой" ства.Поскольку в аналого-цифровом преобразователе 1 каждому отсчету ставится в соответствие в разрядная двоичная комбинация, то для представления г мерного кодового слова потребуется гхв символов. Выбор величины в осуществляется исходя из компромиса между достигаемым выигрышем и усложнением устройства и определяется конкретными требованиями к цифровой системе передачи.В в разрядном аналого-цифровомпреобразователе 1 формируются г хв разрядные двоичные кодовые слова, ко" торые в последовательном коде поступают на вход г хв разрядного последо"вательно-параллельного регистра 2 сдвига, в котором осуществляется преобразование последовательного кодового слова в параллельное.5Управляющие сигналы, необходимые дпя работы разрядного регистра сдвига 2, поступают с выходов умножителя 7 частоты в е раз и синхронизатора 8. 10 Запись информации в г хв разрядныи регистр 2 осуществляется с частотой Г, ш (Г - тактовая частота линейного сигнала цифровой системы переда-, чи), а считывание - частотой 1,/г. 1 б Принцип работы синхронизатора 8 заключается в том, что по принятому синхросигналу на его выходе формируется управляющее напряжение, позволяющее получить информацию о начале каждого кодового вектора.С выходов г х щ разрядного регистра сдвига 2 сигнал в параллельном коде поступает на соответствующие входы г хщ разрядного буферного ре ь . гистра 3, с выходом которого г хш разрядное двоичное кодовое слово поступает на соответствующие входы блока 4 исправления ошибок. Запись и считывание информации в буферном регистре осуществляется с частотой Г /г, которая подается на управляющий вход с выхода устройства для блочной синхронизации 8.Принцип действия буферного регистра 3 известен, а реализация воз 35 можна на микросхемах К 155 ИР 1.Принцип действия блока 4 заключается в том, что в нем определяетсяобласть, в которую попало принятоекодовое слово, и в зависимости от области принимается решение о передачесоответствующего кодового слова, Реализация блока 4 зависит от структуры кода и разбиения на области правильного приема.Синхросигнал, необходимый для работы блока 4 поступает с выхода синхронизатора 8. На второй вход поступает сигнал о знаке текущей цифровойсуммы. Если значение текущей цифровойсуммы отрицательно, то алгоритм работы блока 4 определяется разбиением,приведенным на фиг. 4. Если значениетекущей цифровой суммы положительно,то необходимо воспользоваться разбиением для отрицательной моды (симметричной фиг. 4),На входы дешифратора 5 поступают г хш разрядные двоичные кодовые слова, в которых каждые щ позиций соответствуют значению исходного отсчета сигнала. Запись информации и ее считывание в дешифраторе 5 осуществляется с частотой Г, /г, которая подается на синхронизатор 8.С выходов дешифратора 5 разрядные г о-ичные кодовые слова в параллельном коде поступают на соответствующие входы преобразователя 6, в котором осуществляется преобразование параллельного кода в последовательный,Таким образом, предлагаемое уст ройство позволяет повысить помехоустойчивость линейных кодов (блочных и неблочных) для цифровых систем передачи. Положительный эффект достигается путем расширения областей правильного приема разрешенных кодовых слов, что позволяет исправлять ошибки в кодах, минимальное кодовое рас" стояние в которых д2, и что невозможно осуществить в известных устройствах. При этом на передающем конце оборудование не изменяется, а на приемном конце не требуется огромной памяти.Формула изобретенияУстройство для исправления ошибок, содержащее кодер, первый вход которого является информационным входом устройства, первый и второй регистры, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены умножитель частоты, синхронизатор, компаратор, блок определения четности, преобразователь параллельного кода в последовательный, дешифратор, блок исправления ошибок, выход кодера соединен с первым входом первого регистра, выходы которого соединены с соответствующими первыми входами второго регистра, выходы которого соединены с соответствующими первыми входами блока исправления ошибок, выходы которого соединены с соответствующими первыми входами дешифратора, выходы дешифратора соединены с соответствующими первыми входами преобразователя параллельного кода в последовательный, выход которого через последовательно соединенные блок определения четности и компара13 тор соединен с вторым и третьим входами блока исправления ошибок, выход умножителя частоты соединен с вторыми входами кодера и первого регистра, выход синхронизатора. соединен с вторыми входами второго регистра, дешифратора, преобразователя параллельного кода в последовательный, третьим входом первого регистра и 67028четвертым входом блока исправления ошибок, объединенные третий вход кодера, входы умножителя частоты и синхронизатора и третий вход преобразователя параллельного кода в последовательный являются управляющим входом устройства, выход преобразо" вателя переменного кода в последовательный является выходом устройства.