Цифровой измеритель периода

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 04 С 01 К 23/1 8, Бюл, Ррский поли хническии ов8,8)свидет01 К льство СССР 3/10, 1978. Ь ПЕРИОДА ФРОВОИ ИЗМЕ 57 ыть испольоже етен иэм стоты и периой точностью ия зовано дляда сигналов си помехоустойчретения являет овышен Целью изобние точности ост я повь Ж Ж ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИ двторском свидет(71) Краси оя институт (72) В,Г. Патюк (53) 621.317(08 (56) АвторскоеУ 771563, кл, С,ЯО 1366962 помехоустойчивости измерения части периода сигнала без увеличения времени измерения. Устройство содержит формирователи 1 и 14 импульсов,элементы И 2,9 и 11, элемент 3 задержки, вычитающий счетчик 4, сумматоры 5 и 6, дешифраторы 7 и 12,триггер 8 управления, триггер 10 запуска, генератор 13 образцовой частоты, регистр 15 памяти, счетчик16 и индикатор 17, В предложенномустройстве по сравнению с шумовойсоставляющей погрешности прототипабудет одновременно уменьшена на30% и шумовая составляющая суммарноГпогрешности без увеличения времениизмерения. 1 ил, 1366962Изобретение относится к измерительной технике и может быть использовано для измерения частоты и периода сигналов с повышенными точностью и помехоустойчивостьюЦелью изобретения является повышение точности и помехоустойчивости измерения частоты и периода сигнала без увеличения времени измерения. 10На чертеже представлена структурная схема измерителя периода.Устройство содержит первый Формирователь 1 импульсов, вход которого является входом измерителя периода, 1 г, а выход через последовательно соединенные первую схему И 2, элемент 3 задержки, вычитающий счетчик 4 и второй сумматор 5 подкл 1 очен к первому сумматору 6, при этом выход 20 первой схемы И 2 одновременно соединен с входом синхронизации второго сумматора 5, а выход вычитающего счетчика 4 через последовательно соединеннше первый дешифратор 7, 25 триггер 8 управления, вторую схему И 9 подключен к триггеру 10 запуска, второй вход которого является входом запуска измерителя, а выход подключен к второму входу первой схемы И 2 30 и входу третьей схемы И 11, выход триггера 8 управления одновременно подкл 1 очен к управляющему входу вычитающего счетчика 4 и входу "Единица переноса младшего РазРяда втоРого сумматора 5, выход которого одновременно через второй дешифратор 12 подключен к второму входу второй схемы И 9, а генератор 13 образцовой частоты через второй формирователь 40 14 импульсов соединен с третьей схемой И 11, выход которой подключен к регистру 15 памяти, выход которого через первый сумматор 6 и счетчик 16 соединен с индикатором 17 и одно временно с вторым входом последнего, а второй выход сумматора 6 соединен с вторым входом регистра 15 памяти.1Устройство работает следующим образом. 50В исходном состоянии триггер 10 запуска и триггер 8 управления находятся в нулевом состоянии, схемы И 2, 9 и 11 закрыты, вычитающий счетчик 4 находится в состоянии и (число, соответствующее количеству усредняемых периодов), сумматоры 5, 6, регистр 15 памяти и счетчик 16 в нулевом состоянии, Входной сигнал поступает на.формирователь 1 импульсов, на выходе которого образуется поток импульсов, соответствующих моментам перехода сигнала через нулевой уровень с положительной производной, Эти импульсы поступают на вход схемы И 2, Одновременно на вход схемы И 11 поступает импульс с выхода второго Формирователя 14 импульсов, на вход которого поступает сигнал от генератора 13 образцовой частоты, По сигналу запуска триггер 10 запуска переводится в состояние " 1", которое, воздействуя на схемы И 2 и 11, выполняющие функции ключей,разрешает прохождение сигналов с выхода формирователей 1 и 14 импульсов в последующие цепи, При открытых схемах И 2, 11 состояние сумматора 6, регистра 15 памяти и счетчика 16 будет нулевЬ 1 м и не изменится до тех пор, пока не появится первый импульс сигнала с выхода схемы И 2. Зтим сигналом число п, установленное в вычитающем счетчике 4, переписывается в сумматор 5, а после задержки в элементе 3 задержки на время, требуемое для записи числа в сумматор 5, импульсом входного сигнала состояние счетчика 4 уменьшается на два, Первым импульсом после второго сигнала, сформированным в формирователе 14 из сигнала генератора 13 образцовой частоты, прошедшим через открытую схему И 11, результат суммирования в сумматоре 6, содержимое сумматора 5 и регистра 15 памяти будут записаны в регистр 15 памяти, Такая запись результата суммирования сумматора 6 в регистр 15 памяти осуществляется по каждому импульсу образцовой частоты, поступающему от схемы И 11 на регистр 15 памяти, Следовательно, при измерении первого периода сигнала содержимое регистра 15 памяти с каждым импульсом образцовой частоты увеличивается на и, Тем самым реализуется накапливающее суммирование, результат которого к моменту поступления второго импульса входного сигнала от схемы И 2 равен длительности первого периода входного сигнала, умноженного на весовой коэффициент= и. С приходом второго импульса 1входного сигнала содержимое сумматора 5 увеличивается на (п), находящееся в вычитающем счетчике 4, К началу второго периода входного сиг15 нала в сумматоре 5 формируется весовой коэффициент 1 = и+(и). Этим же импульсом входного сигйала, записанным в элементе 3 задержки, содер- жимое вычитающего счетчика 4 умень 5 шается еще на два и равно (п). Тем самым подготавливается число для формирования весового коэффициента Я . Значение весового коэффициента Ц, сформированное к началу действия второго периода в сумматоре 5, суммируется с содержимым регистра 15 памяти по каждому импульсу образцовой частоты, В счетчике 16 накапливается результат переполнения сумматора 6, Измерения последующих периодов исследуемого сигнала не имеют особенностей до момента обнуления вычитающего счетчика 4, ко торсе происходит при изяерении (и/2+1)-го из усредняемых периодов. Начиная с этого момента, все последующие весовые коэффициенты формируются на выходе сумматора 5, обеспе чивающего сложение содержимого сумматора 5 с содержимым вычитающего счетчика в дополнительном коде, т,е. обеспечиваются условия для выполнения. операции вычитания и последую щего уменьшения весовых коэффициентов. Для этого на выходе дешифратора 7 появляется сигнал, переводящнй триггер 8 в состояние " 1", которое устанавливается на входе схемы И 9, входе "Единица переноса" младшегоФразряда сумматора 5 и подключает к выходной шине счетчика 4 инверсный выход первого разряда, Это обеспечивает формирование дополнительного 40 кода состояния счетчика 4, а после поступления импульса синхронизации - выполнение операции вычитания.Цикл измерения завершается, когда происходит измерение последнего 45 периода. В это время появляется сигнал на выходе дешифратора 12 и устанавливает триггер 10 в исходное состояние, Этот же сигнал может быть использован для приведения в исходное состояние всего измерителя.В результате перечисленных операций с помощью вычитающего счетчика 4 и сумматора 5 формируются весовые коэффициенты, значения которых одноиаковы для измеряемых периодов, равностоящих от начала и конца времени . измерения. Результат измерения находится в регистре 15 памяти и счетчике 16, причем в регистре фиксируются младшие, а в счетчике 16 старшие разряды числа, пропорционального среднему значению периода исследуемого сигнала,Покажем, что алгоритм формирования весовых коэффициентов, положенный в основу работы измерителя, обеспечивает уменьшение дисперсии оценки среднего периода без увеличения времени измерения, Для этого оценку среднего значения периода будем искать в видегде р. - весовые коэффициенты,удовлетворяющие условиюнесмещенности оценкиСд; =1);И; - результат измерения 1-го Т.В таком представлении результата измерения задача оптимизации сводится к поиску весовых коэффициентов, минимизирующих погрешносТь измерения. Измерение каждого. периода сопровождается погрешностью квантования измерения - начала и конца, причем погрешность конца измерения -го периода. одновременно является погрешностью начала (+1) -го периода и имеет отрицательный знак, С учетом этого выражение для суммарной погрешности оценки складывается из погрешности измерения -го периода с учетом весового коэффициентаТ я.,(, д )+я (Л, з )++ф+ИН(4 оь+ )где 8 л - погрешность начала измерения первого периода,взятая с весом ц;8 4 - погрешность конца измерения первого периода;- погрешность измерения наЯ 2чала второго периода итак далее,Выражение для дТ приведем квиду:ЛТ = д А +(д-д 1) л+(д-д)Азу+.+ф+(Яп И о-)"Л Я Н 4 + 1 +-(И Я )4 + И п 4 и+и найдем дисперсию погрешности по общим правилам1366962 Формула изобретения Цифровой измеритель периода, содержащий генератор образцовой частоты, первый формирователь импульсов, вход которого является входом устройства, последовательно соединенные регистр памяти, первый сумматор, счетчик и индикатор, второй вход 1которого соединен с первым входом первого сумматора, второй выход первого сумматора подключен к входу регистра памяти, о т л и ч а ю щ и йс я тем, что, с целью повышения точности и помехоустойчивости, в него введены второй формирователь имСоставитель В.ВеличкинТехред Л. Олийнык Корректор О.Кравцова Редактор А.Маковская Заказ 6835/45Тираж 772 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Производственно- полиграфическое предприятие, г. Ужгород, ул. Проектная, 4(Т = и Т) будет и = Т/г независимых отсчетов, которые подвергаютсявесовой обработке по алгоритму (5).Поэтому оценку погрешности шумовойсоставляющей можно провести по приведенным формулам, а 6 будет представлять дисперсию шумовой составляющей одного периода, В результатепо сравнению с шумовой составляющейпогрешности прототипа будет уменьшена одновременно и шумовая составляющая суммарной погрешности на ЗОБбез увеличения времени измерения,что и составляет сущность положительного эффекта,пульсов, первая, вторая и третьясхемы И, триггер запуска, триггер управления, первый и второй дешифраторы, элемент задержки, вычитающийсчетчик и второй сумматор, при.этомвыход первого формирователя импульсов через последовательно соединенные первую схему И, элемент задержки,вычитающий счетчик и второй сумматорподключен к второму входу первогосумматора, выход первой схемы И одновременно соединен с входом синхронизации второго сумматора, а выход1 б вычитающего счетчика через последовательно соединенные первый дешифратор, триггер управления, вторую схему И подключен к первому входу триггера запуска, второй вход которогоявляется входом запуска измерителя,а выход подключен к второму входупервой и первому входу третьей схемИ, выход триггера управления одновременно соединен с управляющим вхо 25 дом вычитающего счетчика и входом"Единица переноса младшего разрядавторогосумматора, выход которогочерез второй дешифратор подключен квторому входу второй схемы И, генеЗ 0 ратор образцовой частоты через второй формирователь импульсов соединенс вторым входом третьей схемы И, вы- .ход которой соединен с вторым входомрегистра памяти,