Устройство для вычисления полярных координат

(5 И 4 0 06 Р 7/54 ПИСАНИЕ ИЗОБРЕТЕНИА ВТОР СКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОЛЯР.НЫХ КООРДИНАТ(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах для определенияугловых координат объекта. Цельюизобретения является повышение быстродействия. Устройство для вычисленияполярных координат содержит регистБО 1361548 А 1 ры 1,2 кодов прямоугольных координат(регистр 1 для хранения кода координат Х, регистр 2 для хранения кодакоординат У), первый мультиплексор 3, второй мультиплексор 4, группу элементов ИЛИ-НЕ 5, шифратор 6,блок памяти 7, первый элемент ИЛИ-НЕ 8второй элемент ИЛ 1-НЕ 9, элементИ 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 1 1,первый элемент ИЛИ 12, второй элементИЛИ 13, третий элемент ИЛИ 14, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15. Цельдостигается за счет изменения схемыформирования младших разрядов кодаугла полярных координат, Пошаговыйвыбор значений угла из блока памяти сзаменен на однократный выбор значений младших разрядов из блока памяти.3 ил., 2 табл1361548 25 30 35 40 45 50 55 тРетьем квадрантах (второй разряд кода угла полярных координат соответствует логическому "0").Формирование кода на выходе блока 7 памяти производится по адресу,Изобретение относится к вычислительной технике и может быть использовано в устройствах для определения угловых координат объекта.Целью изобретения является повышение быстродействия.На фиг. представлена структурная схизма предлагаемого устройства; на фиг.2 - первый квадрант декартовых координат; на фиг.З - функциональная схема шифратора для количества старших разрядов и = 4.Устройство содержит регистры и 2кодов прямоугольных координат (регистр 1 для хранения кода коодинаты Х, регистр 2 для хранения кода координа- Ьты -У), первый мультиплексор 3, второй мультиплексор 4, группу элементов ИЛИ-НЕ 5, шифратор 6, блок 7 памяти, первый элемент ИЛИ-НЕ 8, второй элемент ИЛИ-НЕ 9, элемент И 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый элемент ИЛИ 2, второй элемент ИЛИ 3, третий элемент ИЛИ 14, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15. Шифратор 6 содержит элемент ИЛИ-НЕ 6 и элементы И-НЕ 7.Устройство работает следующим образом.Двоичные коды прямоугольных координат Х и У, записанные соответствен.но в регистрах 1 и 2, содержатдвоичных разрядов причем старшие разря.ды кодов прямоугольных координат являются знаковыми: логическая встаршем разряде кодов соответствуетзнаку "минус", логический "0" - знаку "плюс,Старший разряд кода угла полярныхкоординат соответствует старшему разряду координаты У во всех случаях,за исключением точек, лежащих на осиабсцисс и имеющих отрицательные значения. Поэтому при значении координаты У, равном нулю, с выхода второгоэлемента ИЛИ-НЕ 9 на второй вход элемента И О поступает логическаяф,а на первый вход - старший разряд кода координаты Х, соответствующий значению логической "1". В результатестарший разряд кода угла полярных координат станет равным логической13 1Второй элемент ИЛИ 13 объединяет выход элемента И 10 со старшим разрядом координаты У. Второй разряд кодй угла полярных координат формируется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 11, навходы которого подаются старший раз 5 1 О 15 20 ряд кода координаты Х и старший разряд кода угла полярных координат. Исключением являются точки, лежащие на оси ординат и имеющие положительные значения, Поэтому при значении координаты Х, равном нулю, на выходе первого элемента ИЛИ-НЕ 8 сформируется логическая "1", соответствующая второму разряду кода угла полярных координат. Первый элемент ИЛИ 12 объединяет выход первого элемента ИЛИ-НЕ 8 с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИТаким образом, два старших разряда кода угла полярных координат определяют номер квадранта, в котором находится точка Коду 00 соответствует первый квадрант, коду 01 - второй квадрант и .т.д, Вычисление младших разрядов кода .угла полярных коорди нат производится в пределах одного квадранта. Значения младших разрядовкода с выходов блока 7 памяти поступают на входы группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15, предназначенных дляинвертирования кода по сигналу ложной "1 с выхода третьего элемента ИЛИ 14. Уровень логической "1" на выходе третьего элемента ИЛИ 4 формируется в случаях, если определяемая точка находится во втором или,четвертом квадрантах (второй разряд кода угла полярных координат соответствует логической 1) или расположенана оси ординат (на выходе второгоэлемента ИЛИ-НЕ 9 присутствует логическая "1"). В случаях, когда точканаходится на оси ординат или оси абсцисс (на выходе первого элементаЛИ-НЕ 8 присутствует логическаяна первый или второй входы разрешения считывания блока 7 памяти поступает логическая "1", при этом считывание из блока 7 памяти запрещаетсяи на его выходах сформируются сигналы логической "1", В результате инверсии блоком элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15 на его выходах во всех младших разрядах сформируются уровни логического "0". Уровень логического"0" на выходе третьего элемента ИЛИ 14формируется в случаях, если определяемая точка находится в первом или13615 поступающему на входы А с выходовпервого мультиплексора 3, а на входы .В с выходов второго мультиплексо."ра 4.Вычисление, адреса производитсяследующим образом.Для точки выделяются коды прямоугольных координат, состоящие из истарших значащих разрядов. 10На фиг.2 изображен первый квадрантНапример, для точки (-1) значащимиразрядами (при п = 4) являются Хр.;Хм 21 ХрХр 4 у и .Ур- ОУр. - ОХр- = О; Ур.=О. При перемещении точки 15к центру изменяются значащие разряды.Например, для точки (М - 2) - Хр-г; Хр;ХУ 4 ф ХУ-ь и Ур-й =О Ур- = 01 Ур.4= 01,Уд=О; а для точки (2) - Х 4=0; ХЗ=. О;Х 2, Х 1 ТУ 4 = О; ХЗ = О; У 2; У 1. 20Соотношения значащих разрядов Хи Х в пределах, ограниченных координатами Х,; Ую или Хн-г 1 Ур-г или Х 4,У 4 остаются постоянными,Сигналы с выходов трех старших раз рядов регистров 1 и 2 прямоугольныхкоординат (Х и Ур- Хр-г иХц. и Ур ) постУпают на входы гРУппыэлементов ИЛИ-НЕ 5 и далее на входышифратора 6. На выходах шифратора 6 30формируются адреса значащих разрядовпервого и второго мультиплексоров 3и 4. Таблица истинности работы шифратора 6 представлена в табл,1.В соответствии с фиг.1 значащимиразрядами для адреса АО = А 1 = О являются Хр., Х. Х 2; Х 1 и Хрч 1и-ю 1, У 2, Л, а для адреса АО == А 1.= 1 - Хд-, Хр.г,Х 5; Х 4и Ур- Хв.г 1 ,. У 5, У 440Таким образом, на выходах первогои второго мультиплексоров 3 и 4 сформируются значения кодов значащих разрядов прямоугольных координат Х и У.Блок 7 памяти запрограммированзначениями кода угла полярных координат в объеме первого квадранта, т.е.значениями младших разрядов, начинаяс третьего. Если точка находится впервом и третьем квадрантах, значение кода угла полярных координат свыходов блока 7 памяти проходят черезгруппу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 15без изменения. Если точка находитсяво втором или четвертом квадрантахзначение кода угла полярных координат изменяется на инверсное.На приведенной функциональной схеме шифратора 6 ( фиг.З ) изображены 484элемент ИЛИ-НЕ 16 и четыре элемента И-НЕ 17, соединенные функционально.Пример программирования блока 7 памяти, используемого в опытном образце, приведен в табл,2,Таким образом, по сравнению с известным устройством быстродействие увеличено в (2) раза, где тп - разрядность кода угла полярных координат,Формула и зоб рет ения Устройств о для вычисл ения полярных координат, содержащее два И-разрядных регистра кодов прямоугольных координат, где Б - разрядность кодов координат, два элемента ИЛИ-НЕ, элемент И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ, блок памяти, причем первый вход первого элемента ИЛИ соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЫ 1, первый вход которого соединен.с выходом второго элемента ИЛИ, первый вход которого соединен с выходом элемента И, первый вход которого соединен с выходом Н-го разряда первого регистра кодов прямоугольных координат и вторым входом элемента ИСКЛОЧАЮЩЕЕ ИЛИ, выход М-го разряда второгорегистра кодов прямоугольных координат соединен с вторым входом второгоэлемента ИЛИ, выходы первого и второго элементов ИЛИ-НЕ соединены с вторьии входами соответственно первого элемента ИЛИ и элемента И, выходы первого и второго элементов ИЛИсоединены с выходом старших разрядовустройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введены два мультиплексора, группа элементов ИЛИ-НЕ,шифратор, третий элемент ИЛИ и группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы разрядов с -го по (Н-п(1.-1)-й первого и второго регистров кодовпрямоугольных координат, где= 1,2, ,(Б - п), п - количество старших разрядов кода прямоугольных координат, соединены с первого по и-йразрядами .;й группы информационныхвходов соответственно первого и второго мультиплексоров, выходы с первого по и-й которых соединены с соответствующими разрядами соответственно первого и второго адресных входов блока памяти, выходы которого соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы и вторыеВход 2 Вход 1 Вход 0 А 1 А 0 0 0 0 0 1 3 1 1- любое состояние уровня. Таблица 2 А 5 2 5 7 13 12 15 17 19 21 23 25 26 28 29 31 322 5 8 1 13 16 18 20 22 24 26 27 29 31 32 33 2 6 9 11 14 17 19 21 23 25 27 29 31 32 33 35 3 6 9 12 15 18 20 22 25 27 29 31 . 32 33 35 36 3 7 10 13 16 19 21 24 26 28 30 32 33 35 37 38 3 7 11 14 17 20 23 26 28 30 32 34 35 37 38 39 36 37 39 40 41 38 39 41 42 43 4 8 2 16 9 22 25 28 30 32 34 4 9 13 17 21 24 27 30 32 34 Зб А 4 5 О15 19 23 26 29 32 34 Зб 38 40 42 43 44 456 11 17 21 25 29 32 35 37 39 41 43 .44 45 46 47 7 13 19 24 28 32 35 38 40 42 44 45 46 47 48 49 АЗ 8 15 22 27 32 Зб 39 41 43 45 47 48 49 50 5 52 53 53 54 10 19 26 32 37 40 43 45 47 48 50 51 52 А 2 13 24 32 38 42 45 47 49 51 52 53 54 55 А 1 1 9 32 40 45 49 51 53 54 55 56 57 57 58 55 56,57 58 59 59 32 45 51 54 56 57 58 59 60 60 61 61 61 62 62 62 В 4 ВЗ В 1 В 2 5 1361548 6 входы элементов которой соединены со- дами с первого по (п-)-й элеменответственно с выходом младших раз- тов ИЛИ-НЕ группы, выходы которых подрядов кода угла устройства и выходом ключены к входу шифратора, выход котретьего элемента ИЛИ, первый и вто- торого соединен с адресными входами рой входй которого соединены с выхо первого и второго мультиплексоров,выдами соответственно первого элемен- ходы которых соединены с входами соот. та ИЛИ и второго элемента ИЛИ-НЕ,вы- ветственно первого и второго элеходы разрядов с (Г - и + 1) по Иментов ИЛИ-НЕ,выходы которых соепервого и второго регистров кодов динены с соответствующими вхопрямоугольных координат соединены со- О дами разрешения считывания блока ответственно с первыми и вторыми вхо- памяти.Таблица1361548 Фиг. Я иг оставитель А.Зоринехред А.Кравчук Корректор М. Максимишинец актор Б,Бугренкова 91 4 Тираж 671 ВНИИПИ Государственного комит по делам изобретений и откр 113035, Москва, Ж, Раушска