Устройство для формирования цифровых синхроимпульсов

,80134880 у 4 С 06 Р 1/04 ОСУДАРСТВЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИ А ВТОРСКОМУ СВИ 4 ЕТЕЛ У(56) Приборы и техника эУ 2, 1984. М.:Наука, с.Патент США У 4404644,кл. С 06 Г 1/02, 1983,(57 Изобретение относитс ычислительной техник ротрой ой е, к синхр ьной тва щих ост ля генерировани гналов. Отличит изиру собен.Ульянов строиства явля тся возможения выходретения являнальных возсть оперативногоигналов, Цельюрасширение фустей за счет о мен зоб ксперимента,67-69. тся кцио ерат вного измеПоставленна введения равнения. нени цель комм илвыходных си достигается за татора 2 и бло(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЦИФРОВЫХ СИНХРОИМПУЛЬСОВ Веай СИ 7 9вычислительной технике, к устройствам для гецерцровдция гицхроцизируюших сигналов,Целью изобретения является расширение функциональных возможностей за счет оперативного изменения выходных импульсов.На фиг, 1 приведена структурная схема устройства; на фиг. 2 - временная диаграмма примера формирования импульсов для К кацапов;на фиг. 3 временная диаграмма управления здписью информации в блок памяти; на фиг. 4 - временная диаграмма считывания информации иэ блока памяти,Устройс.тво содсржит блок 1 памяти, коммутатор 2, счетчик 3, блок 4 сравнения, элемент И 5, задающий генератор 6, группу 7 входов начального значения, вход 8 запуска, вход 9 управления выбором цапрдвления приема информации, вход 10 усрдвления записью, группу входов 11 конечного значения, группу входсп 12 задания вы - ходного кдцдлд, группу входов 13 зддания периода и длительности вьсходцых импульсов, гругцсу выходов 14.Устройство работет следующим 30 Л 5 разом.Работа начинается с его программирования для сс рмир цдция необходимых серий цифроцых с пгсдлсн. 11 рограммирс- вание осуществляетгя путем здпиги в ,лок 1 памяти информации о формируемых сериях цифрсэцьсх.игцалов.Рассмотрим пример записи в блок 1 памяти информации об одной из серий цифровых сигцалои, отражающей изменецие во времени кдждого иэ фор 40 4550 55 мируемых по соотцетстгующему каналу формирователя цифрсьх сигналов, и последующего формирс цдция из цее серии цифровых гигцд.сов, по К каналам в соответствии г временной диаграммой приведенной цд фи:. 2. Изменения во времени (фиг. 2) цифровых сигналов равны периоду тактовых импульсов, генерируемых эаддкщим генератором сэ. Состояние ццфсньх ги цдлов по канав лам О, 1 1 с - 1 ц течение любого указанногоыще интервала времесси выражается доичцьм числом, в котором его лугс.ному разряду соответствует состоясне и:фрсас о гигналд по каналу О, пс сцему разряду - состоя - ние цифровсг э гссг.;э.д по каналу 1,К. 1.рсто." чиг:со 11 00,Изобретение отцоится к цифровой 5 10 20 25 соответствующее состоянию цифровых сигцдлов в течение интервала времени 0-г , записывается н ячейку блока 1 памяти с адресом А , число 1 1001, соответствующее состоянию цифровых сигналов в течение интервала времени с -г., - в ячейку памяти с адресом А наконец, число 1 0110, соответствукщее состоянию цифровых сигналов в течение интервала времени г, 2 - Гр 1в ячейку памяти с адресом АсРдсмотрим процесс записи информации в блок 1 памяти.Перед записью ца входах устройства устасссэвленьс: на входе 8 запуска "0", ца входе 9 - "0", на входе 10 "1", При этом коммутатор 2 пропускает на адресные входы блока 1 памяти адрес,установленный на входах 12 устройства. При записи информации в указанные выше ячейки памяти блока 1 необходимо в соответствии с временной диаграммой,представленной на фиг, 3, установить на входах группы 12 дгсрес ячейки памяти, ца входах группы 13 - соответствующие значенияразрядов двоичного числа, отражающего гостояние цифровых сигналов, ц здтем установить ца входе 1 О устройгтцд 0 .Таким образом, в области памяти блокд 1, сд 1 иссдя с адреса А и ксцчдн адресом А здписывается и хранится информация о серии цифровых игцалов, изображенных ца фиг. 2. Лцдлосичцо в дру ие области памяти блсэкд 1 может быть записана информация о других сериях цифровых сигналог.Погле окончания программирования устрсэйство подгсэтдвливается к формированию одной из записанных в его блок 1 памяти серий цифровых сигналов. При этом ца входе 10 устанавливаетг.я "1", ца входах группы 7 устанавливается начальный адрес области памяти, хранящей информацию о выбранной для сормировация серии циФровых сигналов (ц нашем примере это А), д цд цходсх группы 11 устанавливается конечный адрес этой области памяти (г цашем примере это А, ), Установленный ранее ца входе 8 логический нуль пог.тун череэлемент И 5 на вход разрешения ста счетчика 3, при этом счетчик 3 находится в режимеацссгсьнойс загрузкипри котором постуг;дкшие цд гго счетный вход так5 товые импульсы (с выхода генератора 6) устанавливан)т ц его выходах установленный на входах группы 7 входов начальный адрес ЛР 5Формирование выбранной серии цифровых сигналов осуществляется в результате поочередного считывания информации из ячеек блока 1 памяти,начиная с ячейки памяти с адресом Л, 1 О и кончая ячейкой памяти с адресом А р, , в соответствии с временной диаграммой, представленной на фиг. 4 (для большей наглядности на диаграм-. ме не показаны временные задержки 15 при формировании и распростГацеции сигналов).Формирование серии цифровых сигналов начинается с установки на входе 9 логической единицы (момент времени 20 0 на диаграмме), При этом коммутатор 2 пропускает на адресные входы блока 1 памяти адрес Лс выходов двоичного счетчика 3 и на выходах О, 1,Кблокапамяти появляется считываемая из ячейки памяти Л инс формация100, которая соответствует состояци)о цифровых сигналов в интервале времени 0-1, (фиг. 2). Затеи на входе 8 устанавливае гся 1 30 которая через элемент И 5 гц ступает на вход разрешения счета счетчика 3 (на второй вход элемент И 5 и с выхода блока 4 сравнения поступает "1", соответствующая отсутствию сигнала 35 сравнения) и переводит его в режим счета. Под воздействием поступающих на счетный вход тактовых импульсов в моменты времени гсфф)р на выходах счетчика 3 поочередно фор мируются соответственно адреса ячеек памяти блока 1 памяти, поступающие через коммутатор на адресные входы блока 1 памяти, при этом ца его выходах О, 1, , Кпоявляет ся поочередно считываемая из указанных ячеек памяти информация 1 1001 в интервале времени- 1о 01100 в интервале времениР из которой на выходах О, 1,Кформирователя складывается формируемая серия цифровых сигналов, соответствующая временной диаграмме на фиг. 2. После формирования счетчиком 3 адреса, совпадающего с конечным адресом, установленным на входах 11,на выходе блока ч сравнения появ 11 11ляется 0 соответствующий выра б о тк е логического сигнала с р а в н е ния , переводящий счетчик 3 через элемент И 5 н режим начальной загрузки,при котором под воздействием очередного тактового импульса, поступающего в момент времени, на счетный вход счетчика 3, на его выходах устанавливается начальный адрес,при этом ца выходе блока ч сравнения снимается логический сигнал сравнения (т.е. появляется "1") и счетчик 3 вновь переводится в режим счета, Таким образом, начинается повторное формирование заданной серии цифровых сигналов и т.д. Для прекращения формирования данной серии цифровых сигналов на входе 8 устанавливается "0",который переводит счетчик 3 через элемент И 5 из режима счета в режим наначальной загрузки.Для формирования другой серии цифровых сигналов (информация о которой была ранее записана в блоке 1 памяти при его программировании) на входе 8 устанавливается "0", на входах группы 7 устанавливается начальный адрес области памяти, хранящей инФормацию о новой серии цифровых сигналов, ца входах группы 11 устанавливается конечный адрес области памяти, хранящей информацию о новой серии цифровых сигналов, затем снова на входе 8 формирователя устанавли 1 11в а е т с я 1 ., Далее в соответствии с описанной последовательностью происходит формирование новой серии цифр о вых сигналов ,Формула изобретенияУстройство для формирования цифровых синхроимпульсов, содержащее задающий генератор, счетчик, блок памяти, причем выход задающего генератора соединен со счетным входом счетчика, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей за счет оперативного изменения периода и длительности выходных импульсов) в устройство введен коммутатор, блок сравнения и элемент И, причем группа выходов разрядов счетчика соединена с первойгруппой информационных входов блока сравнения и с первой группой информационных входов коммутатора, вторая группа информационных входов которого является группой входов задания выходного канала устройства, группа1348808 Ар АРРАС ОС,р-) Вг КамюТ О аиал 1 И 1 Г1 КОИОЛ У Мпнспкт р Г 1 выходов коммутатора соединена с группой адресных входов блока памяти, группа информационных входов которого является группой входов задания5 периода и длительности выходных импульсов устройства, группа выходов блока памяти является группой выходов устройства, группа информационных входов счетчика является группой входов канального значения последовательности устройства, вход запуска которого соединен с первым входом элемента И, выход которого соединен с входом разрешения счета счетчика,вторая группа входов блока сравненияявляется группой входов конечногозначения последовательности устройства, выход неравенства блока сравнениясоединен с вторым входом элементаИ, вход управления записью блока памяти является входом управлениязаписью устройства, управляющийвход коммутатора является входом управления выбором направ -ления приема информации устройства.1348808 1в а Вреюя Сюпныа Ьад ецетчика 3 1 Вьюны гаетциа Ю йреение 1говраю 4 апаитпи а Выладын ., пасюа Составитель Н.ТороповаРедактор Н.Слободяник Техред М.Ходанич орректор В.Бутяг аж 670комитета СССР аказ 5190/47 Т ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, Рау