Устройство для регистрации информации

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН132688 119) 4 б 01 Р 9/02 ОПИС ИЕ ЕТЕН ВТОР СКО ЕТЕЛЬСТВ институтура,ихоненко,И коплению снижение ции. При ОСУДАРСТВЕННЫИ НОМИТЕ 1 ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(54) УСТРОЙСТВО ДЛЯ РЕГИИНФОРМАЦИИ(57) Изобретение относится к нинформации. Цель изобретения -погрешности регистрации информ обнаружении сбоя информации на соответствующем выходе регистратора 5 формируется импульс, который поступает на вход формирователя 19 импульсов, в результате чего с выходов сдвигающего регистра 12 через блок 16 элементов ИЛИ поступает последовательность импульсов, обеспечивающая обработку сбойных ситуаций Синхронизация блока 4 памяти осуществляется в автоматическом режиме путем выдачи управляющих сигналов на коммутатор 14, блок 13 управления выдает импульс на соответствующий вход блока 11 управления через элемент ИЛИ 10. Устройство позволяет обнаружить и обработать ошибочные участки информации. Дано описание блоков управления. 2 з. п. ф-лы, 4 ил.Изобретение относится к области накопления информации, а именно к устройствам для регистрации информации.Цель изобретения -- снижение погрешности регистрации информации за сцет обнаружеция и обработки ошибочных учас:ков информации.На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2, 3 и 4функциональные схемы первого, третьего и второго блоков управления и врсмеццыс диаграммы работы устройства.Устро)ство содержит аналого-цифровой преобразователь 1, подключенный входом через первый коммутатор 2 к входным шинам 3 и выходами к входам блока 4 памяти, подсоединенного выходами к ицформациоцць)м Входам регистратора 5, генератор 6 цхпульсог, сосдицснный выходом с входсм делителя 7 частоты, подключснного со) гВетствуюпими выходдмц к входам первого блока 8 управления, подсоединенного Выходами к управляющим входам первого коммутатора 2, кнопочную станцию 9, соединенную одним выходом через элемент ИЛИ 10 с Входом второго блока 11 упраплция, подключенного выходами к уцравляоц л Вхо,а) блока 4 памяти и.регистратора 5, и слвигаюций регистр 12, подсоединенный Входом к Вьходу делителя 7 цастоты.Кроме того, устройство содержит третий )гОк 13 управления, второй колмутатор 14, псрвь й 15 ц второй 16 блоки элемсВгов ИЛИ. э,цмсцт НЕ 17, элемент И 18, формирователь 19 импульсов и дополцительцый элемент ИЛИ 20, причем аналого-цифровой прсобрдзовд.гель 1 подключен упрдвляюгцим входом к Одному из ВыходОВ пег)ВОГО блока 8 лГрсВг)еия, )ОдсосдицсОГО блок)уОцх входом к соединенным между собой управляюнему Выходу рсгис:раторд 5 и блокпруощим входам второго 11 и третьего 13 б.Оков упрдвлегия и Входу формирователя 19 импульсов, соедиенцого выходом щрез дополнительный элеглецт ИЛИ 20 с вх)- дом сдвигдющсго регистра 12, подкгк)сцного Входом чсрсз последовательно соедицсццыс дополнительный элемент ИЛИ 20 и э,ц мент И 18 с Выходом делителя 7 часто ы, соединенного соответствуюцим выходом с Входом третьего блока 13 управления, подключенного управляющим входом к управляющему Выходу аналого-цифрсвого преобразователя 1, а выходами - к первым управляющим входам второго коммутатора 14. Второй коммутатор 14 подсоединен вторыми управляющими входами к выходам первого блока 8 управления и включен входами между выходами аналого-цифрового преобразоВателя 1, а выходамц (через первый блок 15 элементов ИЛИ)между входами блока 4 памяти, подключенного соответствующими управляощими входами к соответствуюцим управляк)цим входам рсгисгратора 5, а через соответствующие элементы ИЛИ второго блока 16 элементов ИЛИ - к выходам первых разрядов сдвигающего регистра 12, соединенного выходом последнего разряда церез элемент НЕ 17 с одним из входов элс мента И 18. Соответствую,цие входы элементов ИЛИ второго блока 16 элементов ИЛИ подкючсцы к одним выходам кнопочной станции 9, подсоединенной другими выходами к соответствующим входам элементов ИЛИ первого блока 15 элементов ИЛИ.При этом второй блок 11 управления соединен соответствующими входами и выходами с соответствующими выходами и входами регистратора 5 и блока 4 памяти и подключен управляОщим входом церез элемент ИЛИ 10 к одному из выходов третьего блока 13 управления.Кроме тогс, первый 18 и третий 13 блоки управления содержат первый 21 и Второй 22 элементы НЕ, первый 23 и второй 24 эгссцты И, первый 25 и второй 26 элементы 20 И.И и сдвигаОщий регистр 27, подключенпьй Выходдмц разрядов к входам второго элслснгд ИЛИ 26, д входом через первый э.смсг ИЛИ 25 - к выходам первого 23 ц второго 24 элемсцгс)в И, одсоединенных 25первыми Входами к выходу первого элемента НЕ 21, вход ксторого является блокирующим входом блока 8 или 13 управления, а второй вход первого элемента И 23 соединен с выходом гослсдцего разряда сдвигающсго регистра 27 через второй элемент НЕ 22, причем третий Вход первого элемента И 23 и второй Вход Второго элемента И 24 являотся Входами первого и третьего блоков 8 и .3 ) правления, выходами которых являются выход второго элемента ИЛИ 26 и выходы разрядов сдвигаощео регистра 27.Кроме того, второй блок 11 управлениясдержит элемент НЕ 28, Вход которого явОлокиру)ощим Входо Второго блока 11 управления, первый 29 и второй 30 элементы И, подключенные первыми входами к выходу элемента НЕ 8, элемент 31 40 зддсржки и первый формирователь 32 импул ьсов, соедн цен цьй входом через элемент 31 задержки с выходом первого элем.цтд И 29. Второй блок 11 управления гдк)ке содержит второй формирователь 33 импульсов; соединенный входом с выходом В.орого элсмепа И 30, причем вторые входы срвого 29 и Второ о 30 элементов И являются цходамц второго блока 11 управления, а Выходы первого 32 и второго 33 формирователей импульсов являются выходами ворого Олокд 11 управлсния.Устройство работает следующим образом.Лц )г)говдя цнфор лация гоступает свходных шиц 3 ца входы первого коммутатора 2, который (в зависимости от кода нд управляк)цем входе с выходов первого д блока 8 управления) подключает на входаналого-цифрового преобразователясоотвстствукцций информационный канал (фиг. 4 В). На управляюций вход аналого 132 б 887зцифроВОГО преобразОВател 5поступает с первого блока 8 управления сигнал Начало преобразования, а информация с выхо дов аналого-цифрового преобразователя 1 (фиг. 4 Д - 4 Д 2) поступает на входы Второго коммутатора 14, причем на управля)ощий вход третьего блока 13 управления поступает сигнал Конец преобразования (фиг. 4 Е) . Синхронизирующие импульсы (фиг. 43) синхронизируют третий блок 13 управления, на выходах которого формируются импульсы коммутации тетряд цифрового кода и кода номера канала (ф)Г. 4 Д Д 2 и фиг. 4 Г - Г). Сигналы с выходов второго коммутатора 14 в зависимости от сигналов кнопочной станции 9 в ручном режиме ком. мутируются на входы блока 4 памяти первым блоком 15 элементов ИЛИ. По мере накопления блока информацией заданной величины информация передается в ре. ис Гратор 5. При обнаружении сбоя информации на соответствующем выходе регистратора 5 20 формируется импульс, который поступает на вход формирователя 19 импульсов, в результате чего с выходов сдвигаюцгсго регистра 12 через второй блок 16 элементов ИЛИ поступает последовательность импуль. сов, обеспечивающая обработку сбоиных ситуаций. В ручном режиме такая обработка осуществляется при помощи кнопочной станции 9. Кроме того, импульс о наличии сбоя информации блокирует работу первого 8. второго 11 и третьего 13 блоков управления, причем импульсы с выхода генератора 6 импульсов, поделенных делителем 7 частоты. синхронизируют работу сдвигаюпего регистра 12 через элемент И 18 и допол и Гс, ьный элемент ИЛИ 20, а также синхронизируют работу первого блока 8 управления 1 фцг. 4 Ъ) в зависимости от динамических свойств обтекта и третьего блока 13 управления (фи), )13/Синхронизация блока 4 памяти осуществляется следующим образом. В автоматическом режиме при выдаче управляющих си - налов на второй коммутатор 14 третий блок 40 13 управления выдает импульс на соответствующий вход второго блока1 управления через элемент ИЛИ 10. В ручном режиме управление осуществляется через элемент ИЛИ 1 О от кнопочной станции 9. В результате этого второй блок 11 управления вырабатывает стробирующий импульс 1 фиг. 4 ЛХ для записи тетрады в блок 4 памяти. По мере накопления информации заданного Объема во второй блок 11 управления поступает импульс (фиг: 4 Н), который преобразуется в сигнал Считывание блока и выдается в блок 4 памяти и регистратор 5.Первый блок 8 управления работает слс. дующим образом. В исходном состоянии 1 записана в последнем разряде сдвигающего регистра 27, а синхронизирующий вход его 55 заблокирован через элемент НЕ 22 и элемент И 23. В отсутствие сбоя импульс с выхода элемента И 24 через элемент ИЛИ 25 записыВдст 1 13 цсрвыц 1)Я 31)ЯД.1 ри этом происходит дяльцсйшсс 1 цо разрядам сдвигаю:цсго регистр; 2; ло хомснта, когда сицхооцмцульеы здб.н кируются на нервом эле:е:ггс И 23.Второй блок )1 уцрдвления работает еле; ю)цим образом. В отсутствие сбоя инфор.ацисигналы е выходов эгСхСцтов И 29 и 30 поступдют цд Входы форирователсй 32 И .В ЦМЦМГ)ЬСО)3.Третий блок 13 управления работает аналогично прел)эдх)цеху.В (л, Яс обцдрукения сбоя информации слвигдк;(циц регистр2 переводится в состояние 1 В первом разряде. При этом сицхронизируюшис импульсы с выхода элемента И 18 через лополнительцый элемент ИЛ 1. 20 сд)цг)к т1 ло мохснта блокироВд цця с :.)ига С03 лгС)Снт (117. В 1)сзмльдтег;)1( 11 Я ч) холх сдви)с)юц)(ГО 1)егцстрд 12 (1)7 г, р. ЮТСЯ КОМацды СбрОС, Бл)к цдз;)лЬг)ок пробелов, что обесцс .11131)ет В с,г,:(: с обндружс),ия сбоев иц- (1)оруд.Ь(и ц)11 дл;1 к) м(1 НОВкм мстр 01)ет)а,1"( бс)" )сете е НО й ц цф 01 з 1 (ТРОЙ)Е 30 ДЛ 5 РЕГИЕТРЯЦЦИ ИНфОР- мЛ)1 ц, СГ)Лс 1);:)цС( Яц)1,ОГО-Циф 1)ОВОИ п 1)(. - ОбздзО )д гел 1, )ль,цочсццьЙ хОЯОх через Ц(ГРВЫ и КОМХ Х 1 Х)П К ВХОДНЫМ Ц)И Н)1 М И ВЫ. Х 0 Д Д )1 1 В Х 0;:".Г 0 К)1 Ц Д М Я Т)1, Ц ОД(.ОСДЦЦСННСО ВЫХОДДМЦ К ЦнфОРМДЦИОЦЦЫМ ВХО- лам рсГист(ря го.:, г.".1 с 11 тор им цх 51 ь(013, сО- сдццецый 1)ыхолом е Входом дсгИтсг 5 час- Т 01 Ы, 10 )КЛ;ОЧ( ОГО СООТВСТСТВМ 01 ЦИМЦ ВЫ- ходами к Вхо,Я .;Срь.0 бтокд управления, ЦГ) ЕОЕД(НЦЦО 0 (ХОДЯИ К ) ПРД)ГЯЮЦЦ)( ВХО )Д ЦС 1)1)ОГО КОМ ММТДТОР)1, КНОПОЧНУЮ е - Г. ч 1 Ик). сост(цнец(уо одних Вь 1 ходом через .:,1(,;с;, И, ).1. Вх).м второго Олокд уцрдв- ЛЕ 5, (ОЛКЛ)(".11ГО ВЫ.;ОДДМ)1 К )РЯВГЯ 1 ОЦ(Ц М ВХОДЯ М (0510 КЯ( Ц Д Х ЯТИ Ц РС 1 ЦСТРЗТОРЯ, и ( 1 ВИГЯ 101 цц Й 1)егиетР, цодсОедццсцны Й ВОГОМ К НЫХОЛ) ЛЕЛЦТСЛЯ (1 СТОТ.1, ОтЛиЧаЮ- и)е(ч тс ., что. е це, ь)0 сци;ксцця погрешности рсгцстрациц ццформаци за счет обнаружс;(ИЯ и обработки оИибочцых участков ицфО;)мяциц, 3 цсг 3)сдены третий блок управления, вырой коммутатор. первый и второй б, ок ( элементов ИЛИ, элемент НЕ, элемент 11, формирователь импульсов и дополц)ггел) ц 1 элемент ИЛИ, причем дн(тлдг-,1:В)ро 30 И Н 1)Собр зо 3)тел цодклю- ЧСН ,РДВ,51 ЮЦЦМ ВХОДОМ К ОДНОММ ЦЗ ВЫхо; 01:. .ер 1)ого блока правесцця, подсоединснцо 0 б,)ОКИГ)мк)гцц м Входом к сОсдц ценным между собой управляющему ыхд) рсгист- РЯ)13)1 ц О ЯОННРС)ОИ(цм )хО,х ВтоРОГО и треть(гго блоков управления и Входу фор- МИ,)ОВЯТЕЛЯ ИМЦУЛЬСОВ, ЕОСДИЦСЦГОГО ВЫХО- дом через лопал цитсльный элемент ИЛИ с Входом сдвигдкигго регистра, цодклю 1326887ченного входом через последовательно соединенные дополнительный элемент ИЛИ и элемент И с выходом делителя частоты, соединенного соответствукщим выходом с входом третьего блока управления, подключенного управляющим входом к управляюгцему выходу аналого-цифрового преобразователя, выходами - к первым управляющим входам второго коммутатора, подсоединенного вторыми управляющими входами к выходам первого блока управления и включенного входами между выходами аналогоцифрового преобразователя и выходами через первый блок элементов ИЛИ между выходами блока памяти, подключенного соответствующими управляющими входами к соответствующим управляющим входам регистратора и через соответствующие элементы ИЛИ второго блока элементов ИЛИ к выходам первых разрядов сдвигающего регистра, соединенного выходом последего разряда через элемент НЕ с одним из входов элемента И, а элементы ИЛИ второго блока элементов ИЛИ подключены соответствующими входами к одним выходам кнопочной станции, подсоединенной другими выходами к соответствующим входам элементов ИЛИ первого блока элементов ИЛИ, при этом второй блок управления соединен соответствующими выходами и входами с соответствующими входами и выходами регистратора и блока памяти и подключен управляющим входом через элемент ИЛИ к одному из выходов третьего блока управления.2. Устройство по п. 1, отличающееся тем, что каждый из первого и третьего блоков управления содержит первый и второй элементы НЕ, первый и второй элементы И, первый и ьторой элементы.ИЛИ и сдвигающий регистр, подключенный выходами разрядов к входам второго элемента ИЛИ и входом через первый элемент ИЛИ к выходам первого и второго элементов И, подсоединенных первыми входами к выходу первого элемента НЕ, вход которого является блокирующим входом блока управления, 10 а второй вход первого элемента И соединенс выходом последнего разряда сдвигающего регистра через второй элемент НЕ, причем третий вход первого элемента И и второй вход второго элемента И являются входами первого и третьего блоков управления, выходами которых являются выход второго элемента ИЛИ и выходы разрядов сдвигаю- щего регистра.3. Устройство по п. 1, отличающееся тем,что второй блок управления содержит элемент НЕ, вход которого является блокирующим входом второго блока управления, первый и второй элементы И, подключенные первыми входами к выходу элемента НЕ, элемент задержки и первый формирователь 25 импульсов, соединенный входом через элемент задержки с выходом первого элемента И, и второй формирователь импульсов, соединенный входом с выходом второго элемента И, причем вторые входы первого и второго элементов И являются входами второго блока управления, а выходы первого и второго формирователей импульсов являются выходами второго блока управления.делам из кая наб., е, г. Ужго Составитель В. Д Техред И. Верес Тираж 693комитета СССР по Ж - 35, Раушсческое предприяти ийорректор Л. Пилипенкодписноебретений и открытийд. 45од, ул. Проектная, 4