Устройство для передачи дискретных сообщений

(19) Ш 1В)4 Н 04 Ь 17/ 16 ГОСУД ПО ДЕ ЕНИЯ ц.Булгаков, ов, К,Д,Ла,Н.Туровский 4) УСТРОЙСТВ Х СООБЩЕНИЙ ЕТЕ ЧИ ВЕННЫЙ КОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБР Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(57) Изобретение относится к электросвязи и обеспечивает повышение помехоустойчивости путем адаптации порабочему сигналу к изменениям импульсного отклика канала. Устройство со -держит на передающей стороне кодер1, блоки 2, 4 и 6 памяти, вычислитель 5 дискретного преобразователяФурье (ДПФ), ПАП 7; на приемной стороне - АЦП 8, временной селектор 9,вычислитель 10 обратного ДПФ, регистр11, умножитель 12, Формирователь.13разрешающего сигнала и вновь введенные регистр 14, блоки 15, 22, 24 деления, вычислитель 16 ДПФ, квадратор17, сумматоры 18-20, умножитель 21,вычислитель 23 обратных дискретныхпреобразований Фурье. 2 ил,1 13176Изобретение относится к электросвязи и может быть использовано в каналах связи с межсимвольной интерференцией и случайно меняющимися параметрами и является усовершенствованием изобретения по основному авт,св, 9 1.239880.Цель изобретения - повышение помехоустойчивости путем адаптации порабочему сигналу к изменениям импульсного отклика канала.На фиг.1 изображена структурнаяэлектрическая схема предложенногоустройства; на фиг,2 - временная диаграмма. 15Устройство для передачи дискретных сообщений содержит на передающейстороне кодер 1, первый блок 2 памяти, умножитель 3, второй блок 4 памяти, вычислитель 5 дискретного преобразования Фурье, третий блок 6 памяти, циАроаналоговый преобразовательа на приемной стороне - аналогоциАровой преобразователь 8, временной селектор 9, вычислитель 10 обратного дискретного преобразования Фурье, регистр 11, умножитель 12, формирователь 13 разрешенного сигнала,дополнительный регистр 14, первыйблок 15 деления, вычислитель 16 дискретного преобразования Фурье, квадратор 17, первый, второй и третийсумматоры 18, 19 и 20, дополнительный умножитель 21, второй блок 22 деления, вычислитель 23 обратных дискретных преобразований Фурье, третийблок 24 деления,Устройство работает следующим образом.На тактовый вход (не показан) кодера 1 поступают тактовые импульсы,следующие с частотой Р передачи информации, Те же тактовые импульсы по=ступают также на тактовый вход (непоказан) цифроаналогового преобразователя 7, на тактовые входы записи(не показаны) первого блока 2 памятии на тактовые входы считывания (непоказаны) третьего блока 6 памяти,Кроме того, тактовые импульсы, следующие с частотой РБ = Р/Ы передачиблока информации (И - длина блока),поступают на тактовые входы (не показаны) умножителя 3, второго блока4 памяти, вычислителя 5 дискретного 55преобразования Фурье, на тактовыевходы считывания (не показаны) первого блока 2 памяти и тактовые входы.=0 О,1 = 1,М х 1=И+1, Р0 1=Р, М - 1 где Р = М/2.фЗдесь и далее символ ( ) означает комплексное сопряжение, Последовательность Е;, х = О, М - 1 компонент сигнала поступает на вход вычислителя .5 дискретного преобразования Фурье,77 2записи (не показаны) третьего блока6 памяти,На фиг,2 а показана последовательность тактовых импульсов, следующихс частотой Р (числа в скобках указывают номера тактовых импульсов), Нафиг,2 б показана последовательностьтактовых импульсов, следующих с частотой Р (числа в скобках указываютномера обрабатываемых блоков информации).Дискретные сообщения, поступающиена вход кодера 1 (амплитудно-фазовоймодуляции), преобразуются в нем впоследовательность циАровых сигналов МД , х := О, М - 1. С выхода кодера 1 эта последовательность поступает на вход первого блока 2 памяти.Запись в первый блок 2 памяти происходит с частотой Р передачи информации, На фиг,2 в показаны временныеинтервалы, соответствующие обработке информации в кодере 1 и записиинформации в первый блок 2 памяти(числа в скобках на Аиг.2 в г и дуказывают номера обрабатываемых блоков инАормации), На выходе первогоблока 2 памяти Аормируется блок длины И, поступающий с частотой Ро навход умножителя 3, в котором производится предискажение путем умножениякомпонент сигнала М;,= О, И - 1на коэффициенты предыскажения Гпоступающий с выхода умножителя 3предыскаженный сигнал х, =М;С= О, И - 1 записывается во второйблок 4 памяти,Запись и считывание информации вовтором блоке 4 памяти происходит счастотой Ро . На выходе второго блока 4 памяти Аормируется блок Е;,3 13176 на выходе которого Аормируется после- довательность 77 4который выделяет последовательностьГ ,= О, М - 1, поступающую на входвычислителя 10 обратного дискретногопреобразования Фурье, на выходе которого формируется последовательностьш=О,МТактовая частота работы вычислите- щ 0ля 5 дискретного преобразования Фурьеравна Р . Последовательность 2 ,ш =- О, М - 1 с частотой Р поступаетна вход третьего блока 6 памяти, навыходе которого формируется блок Т;, 15. = О, М + 1, - 1 (где 1 - длина импульсного отклика канала) путем дополнения блока 2 , ш = О, М - 1 своими последними Ь компонентами: 20о 7 САормированный блок Т 1 =О, М+ Ь - 251 поэлементно с частотой Рпоступает на вход цифроаналоговогопреобразователя 7, с выхода которогосигнал поступает в канал связи,На фиг.2 г показаны временные интервалы, соответствующие считываниюинформации из первого блока 2 памяти,а также обработке ее в умножителе3, втором блоке 4 памяти, вычислителе 5 дискретного преобразования Фурье 5третьем блоке 6 памяти и цифроаналоговом преобразователе 7,На приемной стороне на тактовыевходы (не показаны) аналого -цифровогопреобразователя. 8, временного селектора 9, а также на тактовые входы записи (не показаны) вычислителя 10обратного дискретного преобразованияФурье и на тактовые входы считывания(не показаны) Аормирователя 13 разре щенного сигнала поступают тактовыеимпульсы, следующие с частотой. Р.На тактовые входы (не показаны)остальных блоков приемной стороныустройства поступают тактовые импуль сы, следующие с частотой Р . Последовательности тактовых импульсов показаны на Аиг,2 а, б. Аналоговый сигналпоступает из канала связи на вход .аналого-цифрового преобразователя 8, 55в котором сигнал преобразуется в циАровую форму. Затем цифровой сигналпоступает на временной селектор 9, Ъь- м(3) Временные интервалы, соответствующие обработке информации в аналого-цифровом преобразователе 8, временном селекторе 9, а также записи информации в вычислитель 10 обратного дискретного преобразования Фурье, показаны на временной диаграмме фиг.2 г.Последовательность 2;,= О, Мзаписывается в регистр 11, с выхода которого считывается последоваРтельность 2 ,= О, Р - 1, поступающая на вход умножителя 12, в котором производится коррекция элементов последовательности 2;, . = О, Р - 1 путем умножения на коэфАициенты я; - 1/С;,= О, Р - 1, в результате чего на выходе умножителя 12 формируется последовательность Т; = я;2;,= О, Р - 1, которая записывается в дополнительный регистр 14, необходимый для фиксации сигнала Т;, = О, Р - 1, на время вычисления уточллненных оценок К. = О, Р - 1 коэффициентов передачи с выхода дополнительного регистра 14 последовательность Т;,= О, Р - 1,поступает одновременно на первый вход первого блока 15 деления и второй вход блока 22 деления. В первом блоке 15 деления производится деление каждого элемента последовательностиТ;, = О, Р - 1 на коэфАициенты К;, д = О, Р - 1, представляющие собой оцени коэффициентов передачи, вычисленые при обработке предыдущего блока информации и поступающие на второй вход блока 15 деления, с выхода котол Трого блок 2 = , 1 = О, Р - 1 по 1ступает на вход формирователя 13 разрешенного сигнала, состоящего из последовательно соединенных решающего устройства и декодера амплитудно-фазовой модуляции (не показаны), в котором формируется последовательность(7) поступает на первый вход умножителя 21, в котором формируются произведе 10 ния ТК = --- , х=О, Р. - 1 (4) 4 й;(8) о= О, ,-1. л (в 1 Последовательности Ь, Я = О, р - 1,О, 1. - 1 с выхода умножителя 21 20 поступают на вход сумматора 20, с выхода которого последовательностьК ш=0,1 ь - 1, Я=О,Р - 1 РА 1 л й)Ь5=о С выхода вычислителя 23 обратных дискретных преобразований Фурье после лЬ довательности 9=0,1.,-1(9) Ч - 1.Р - 1 О,-Ж М- - 1 ,удф 1 Р 1 з поступает на вход вычислителя 16 дис"1 М е 5 30 кретного преобразования Фурье, с выхода которого уточненные оценкиК поступают на второй вход дополнительного умножителя 21, 35В квадраторе 17 производится возведение в квадрат модуля каждой комЛпоненты блока че; , х = О,Р - 1, С выхода квадратора 17 последовательЛность 0 :Ж,= О, Р - 1 посту1пает на вход сумматора 18, на выходе которого формируется сигнал Взо Е:(10) 1=0, Р - 1 у,о гл1"-45 выхода сумматора 18 последовательность Вз, Б = О, р - 1 поступает одновременно на первый вход блока 24 деления и на вход сумматора 19, на выходе которого формируется сумма 50М -1(6)5=0 С выхода сумматора 19 полученная сумма В поступает на второй вход блока 24 деления, в котором производится деление В на последователь 5 131лМ , 1 = О, Р - 1 оценок переданногосигнала, которая с дополнительноговыхода формирователя 13 разрешенногосигнала поступает на вход квадратора17 и на первый вход блока 22 деления,в котором производится поэлементноеделение последовательности Т= О, Р - 1 на последовательность М,1 = О, Р - 1, и на его выходе сигналимеет вид Последовательность К а О,Р - 1 поступает на вход вычислителя23 обратных дискретных преобразованийФурье, в котором производится 1 цР/ЕЬ ( р - целое число) обратныхЕ -точечных ДПФ последовательностейО коэффициентов передачи поступают навторой вход первого блока 15 деления, в котором осуществляется деление элементов последовательностиТ 1 = 0 , Р - 1 на уточненные оценки коэффициентов передачи, Последовательность сигналов 2 = Т;/К;, 1. = О, Р - 1 (11) с выхода первого блока 15 деления поступает на вход формирователя 13 разрешенного сигнала, который преобразует поступающую последвательность в дискретные сообщения, поступающие на выход устройства,На фиг.2 д показаны временные интервалы, соответствуюпр 1 е считыванию информации из вычислителя 10 обратно. го дискретного преобразования Фурье и обработке информации в регистрахЗаказ 2437/56 Тираж 638 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д.4/5 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4. 11, 14,умножителях 12, 21, первом, втором и третьем сумматорах 18, 19, 20, вычислителе 23 обратных дискретных преобразований Фурье, формирователе 13 разрешенного сигнала. Формула изобретения Устройство для передачи дискретных сообщений по авт.св. к 1239880, 10 отличающееся тем, что, с целью повышения помехоустойчивости путем адаптации по рабочему сигналу к изменениям импульсного отклика канала, на приемной стороне вве дены квадратор, первый, второй и третий сумматоры, первый, второй и третий блоки деления, дополнительный умножитель, вычислитель дискретного преобразования Фурье, вычислитель 20 обратных дискретных преобразований Фурье и дополнительный регистр, при этом выход умножителя через последовательно соединенные дополнительные регистр и первый блок деления подклю 77 8чен к входу формирователя разрешенного сигнала, дополнительный выход которого соединен с первым входом второго блока деления и с входом квадратора, выход которого соединен свходом первого сумматора, выход которого подключен к первому входу третьего блока деления и к входу второго сумматора, выход которого соединенс вторым входом третьего блокаделения, выход которого соединенс первым входом дополнительного умножителя, выход которого подключен квходу третьего сумматора, выход которого соединен с входом вычислителядискретного преобразования Фурье, выход которого соединен с вторым входомпервого блока деления, выход дополнительного регистра соединен с вторымвходом второго блока деления, выходкоторого соединен с входом вычислителя обратных дискретных преобразований Фурье, выход которого подключен к второму входу дополнительногоумножителя.