Устройство для контроля состояния информационно измерительной системы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (1 6 Г 11/1 ОПИСАНИЕ ИЗОБРЕТЕНИ ока 4 па экспери з перем пода- устройлибо узлов вход сброс -лы, 2 нл. монтажа каких чи сигнал ства. 1 з ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 744582, кл. С 06 Р 11/00, 1978,Авторское свидетельство СССРВ 1141414, кл. С 06 Р 11/16, 1983.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СОСТОЯНИЯ ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙСИСТЕМЫ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для оценки качества информационных трактов различных информационно-измерительных систем. Цель изобретения - повышениедостоверности контроля. В устройствосостоящее из генератора 1 тактовых импульсов, элемента И 2, блмяти, счетчика 6 циклов, первого блока 8 сравнения, элементов И 14 и 12, блока 23 индикации и дешифратора 24, введены блок 3 формирования адреса, триггер 10, цифроаналоговый преобразователь 7, интегратор 9, анализатор 22 спектра частот, аналого-цифровой преобразователь 15, одновибраторы 5 и 13, компаратор 16, дифференцирующий блок 17, реверсивный счетчик 19, второй блок сравнения 20, блок 11 задания числа циклов и блок 21 задания допустимой погрешности. Контроль состояния проверяемой информационно-измерительной системы производится периодически перед проведен мента и после экспериментИзобретение относится к автоматике и вычислительной технике и можетбыть использовано для оценки качества информационных трактов различныхинформационно-измерительных систем.Целью изобретения является повыше ние достоверности контроля,Па фиг. представлена структурнаясхема предлагаемого устройства; нафиг.2 - схема анализатора спектрачастот.Устройство содержит генератор 1тактовых импульсов, первый элементИ 2, блок 3 формирования адреса,блок 4 памяти, второй одновибратор 5,счетчик б циклов, цифроаналоговыйпреобразователь 7, первый блок 8сравнения, интегратор 9, триггер 1 О,блок 11 задания числа циклов, второйэлемент И 12, первый одновибратор 13,третий элемент И 14, аналого-цифровой преобразователь 15, компаратор16, дифференцирующий блок 17, проверяемую систему 18,. реверсивныйсчетчик 19, второй блок 20 сравнения,блок 21 задания допустимой погрешности, анализатор 22 спектра частот,блок 23 индикации, дешифратор 24,вход 25 сброса устройства, информационный вход 26 устройства.Анализатор 22 спектра частот содержит блок 27 фильтрации, триггер28, элемент И 29, шифратор 30, блок31 усреднения, коммутатор .32.Устройство работает следующим образом. С помощью входа 25 сброса устройство приводится в исходное состояние, соответственно счетчик 6 циклов обнуляется, а триггер 10 устанавливается в состояние, при котором на первом выходе присутствует логическая единица, а на втором - нуль. Это соответствует режиму "Проверка". При этом напряжение с второго выхода триггера 10, соответствующее "0", подается на управляющий вход элемента И 14, который отключает вход проверяемой системы от информационного входа устройства. Одновременно напряжение с первого выхода триггера 1 О, соответствующее1 , подается.на второй вход элемента И 12 и второй вход элемента И 2, который начинает пропускать тактовые импульсы с генератора 1 тактовых импульсов на вход блока 3 формирования адреса. При этом элемент И 12 подклю 5 О 5 20 25 30 35 40 45 50 55 чает выход интегратора 9 к входу проверяемой системы 18.В свою очередь блок 3 формирования адреса последовательно формирует,начиная с нулевого, все адреса блока4 памяти, в которые занесена информация о принятой сигнатуре, обеспечивающей проверку работоспособности инФормационного тракта по всему частотному диапазону, Это должно быть произведено при получении одной оценки частотного спектра с помощью анализатора 22 спектра частот. Считываемыетаким образом из блока 4 памяти числовые значения в двоичном коде подаются на входы цифроаналогового преобразователя 7, на выходе которогополучаем амплитудные значения эталонного сигнала, которые подаются для усреднения на интегратор 9, С выхода интегратора 9 аналоговый сигнал подается на первый вход элемента И 12,Импульсы с второго выхода блока 3 Формирования адреса подаются на первый вход счетчика 6 циклов, в качестве которого можно использовать, например, серийно изготавливаемую интегральную микросхему К 155 ИЕ 7. Тактовые импульсы подаются на вход блока 3 формирования адреса, который последовательно формирует следующие кодовые группы, начиная с .00000000 и до 11111111 (в качестве. примера приводится двоичный восьмиразрядный счетчик). Указанное изменение состояния блока 3 формирования адреса соответствует одному циклу, количество которых И обычно задается, исходя из практических требований к точности спектрального анализа и времени проведения контроля достоверности данных, передаваемых через информационный тракт проверяемой системы 8.При совпадении параллельных кодов, один из которых соответствует числу Б, а второй считывается со счетчика б циклов, первый блок 8 сравнения выдает импульс. Этот сигнал с выхода первого блока сравнения подается на вход одновибратора 5, где он формируется и задерживается на время, необходимое на анализ полученных результатов и принятие решения о нормальном состоянии проверяемой информационно-измерительной системы 18. Импульс с выхода одновибратора 5подается на единичный вход триггера10, который перебрасывается при наличии импульса на выходе одновибратора5. К прямому выходу триггера 10 параллельно подсоединены второй входэлемента И 2 и второй вход элементаИ 12, который в открытом состояниипропускает заданную сигнатуру навход проверяемой системы 18, Триггер1 О управляет также работой элемента И 14, который подключает к входу проверяемой системы 18 информационный вход устройства 26 (режим работы устройства "Работа" ). В режиме "Проверкаинформационный вход устройства 26 отключается и к входу проверяемойсистемы 18 подсоединяется выход интегратора 9. Сигнатура, прошедшая информационный тракт проверяемой системы 18, подается на первый вход анали 20 затора 22 спектра частот, частотныйспектр с выхода которого является оценкой спектра периодического сигнала и, соответственно, имеет явно выраженные модальные составляющие, величины которых равны шкале сигнала(для сигнатуры на входе проверяемой системы 18). В зависимости от состояния информационного тракта и отдельных узлов проверяемой системы амплитудное значение различных составляющих меняется. Оценка степени изменения частотного спектра на выходе проверяемой системы 18 производится 30 путем сравнения. получаемых значенийсоставляющих частотного спектра сэталонными. Затем величину получен 35 ной разности сопоставляют с допустимым порогом изменений и делается автоматизированный вывод о пригодностипроверяемой системы 18 к дальнейшейработе. 40 составляющих, находящихся в начале иконце рабочего диапазона частот исследуемой системы,Выходной сигнал с анализатора 22 спектра частот подается на вход дифференцирующего блока 17 и информационный вход аналого-цифрового преобразователя 15. Так как производится сквозная проверка информационного тракта проверяемой системы, то создается такая45 структура сигнатуры, которая характеризуется линейчатым частотным спектром, наиболее простым вариантом является, например, сигнатура, частотный спектр которой состоит из двух равных 50 Дифференцирующий блок 17 состоитиз операционного усилителя, в цепиобратной связи которого стоит дифференцирующая цепочка КС. С помощьюдифференцирующего блока 17 выделяются максимальные значения откликов,получаемых с выхода анализатора 22спектра частот,Сигналы с выхода дифференцирующего блока 17 подаются на вход компаратора 16, состоящего, например, изделителя напряжения, который можетбыть использован в качестве источника опорного напряжения, и микросхемы 521 СА 2, первый вход которой подсоединен к входу компаратора 16, а второй вход микросхемы - к выходу источника опорного напряжения. Сформированные компаратором 16 синхроимпульсы одновременно подаются на вход одновибратора 13, второй вход счетчика 19 и второй вход аналого-цифрового преобразователя 5, в который подаются с выхода компаратора 16 импульсы синхронизации, благодаря импульсам синхронизации преобразование осуществляется в моменты достижения откликами фильтров анализатора 22 спектра частот максимальных значений. Импульсы с выхода компаратора 16 параллельно подаются также на вход одновибратора 13 и на второй вход счетчика 19, в качестве которого можно использовать интегральную микросхему 155 ИЕ 7, первые входы которой подсоединены параллельно к второму входу счетчика 19, а вторые входы микросхемы 155 ИЕ 7 являются первыми входами счетчика 19, выходы микросхемы 155 ИЕ 7 являются выходами счетчика 19. Таким образом, во все разряды реверсивного счетчика 19 одновременно записываются единицы. Затем с выхода аналого-цифрового преобразователя 15на входы реверсивного счетчика подается текущее значение кода, соответствующее отклику с фильтра анализатора 22 спектра частот.Таким образом, в реверсивном счетчике оказывается разность, которая с выходов реверсивного счетчика подается на.первую группу входов второго блока 20 сравнения, Соответственно, вторая группа входов второго блока 20 сравнения подсоединена к группе выходов блока 21 задания допустимой погрешности, 131434225 30 35 40 50 Сигнал с выхода первого блока 8 сравнения, задержанный и сформированный одновибратором 5 на время, необходимое для анализа и индикации результатов проверки информационного тракта исследуемой системы 18, подается на единичный вход триггера 1 О. В результате триггер 10 перебрасывается и закрывает элемент И 12, аэлемент И 4 открывается и соединяетинформационный вход устройства 26 свходом проверяемой системы 18, и таким образом система переходит в режим "Работа". Формула иобретения 1. Устройство для контроля состояния информационно-измерительной системы, содержащее генератор тактовых импульсов, три элемента И, блок памяти, счетчик циклов, первый блок сравнения, дешифратор, причем выход генератора тактовых импульсов подключен к первому входу первого элемента И,вход сброса счетчика циклов соединенс входом сброса устройства, выход дешифратора является выходом результата контроля устройства, группа разрядных выходов счетчика циклов соедииена с первой группой входов первогоблока сравнения, о т л и ч а ю щ е ес я тем, что, с целью повышения достоверности контроля, в устройство введены блок формирования адреса,первый и второй одновибраторы, цифроаналоговый преобразователь, интегратор, триггер, блок задания числа циклов, аналого-цифровой преобразователь, компаратор, дифференцирующий блок, реверсивный счетчик, второй блок сравнения, блок задания допустимой погрешности, анализатор спектра частот, причем выход первого элемента И подключен к входу разрешения блока формирования адреса, группа выходов которого соединена с группои адресных входов блока памяти, группа информационных выходов которого соединена с группой входов цифроаналогового преобразователя, выход которого через интегратор подключен к первому.входу второго элемента И, второй входкоторого объединен с Вторым входомпервого элемента И и подключен к прямому Выходу триггера, инверсный выход которого соединен с первым входом третьего элемента И, первая и 1 О 15 вторая группы информационных входови вход разрешения второго блока сравнения подключены соответственно кгруппам выходов реверсивного счетчика и блока задания допустимой погрешности и выходу первого одновибратора, информационные входы второй группы второго блока сравнения объединеныс соответствующими входами дешифратора группа выходов аналого-цифровогопреобразователя подключена к группеинформационных входов реверсивногосчетчика, вычитающий вход которогообъединен с входом первого одновибратора и входом разрешения аналого-цифрового преобразователя и подключенк выходу компаратора, вход которогосоединен с выходом дифференцирующегоблока, вход которого объединен с информационным входом аналого-цифрового преобразователя и подключен к выходуанализатора спектра частот, информационный вход которого является первым информационным входом устрдйствадля подключения к проверяемой системе, вход запуска и тактовый вход анализатора спектра частот соединенысоответственно с выходом второго одновибратора и выходом генератора тактовых импульсов, вторая группа входов и выход равенства первого блока сравнения соединены соответственно с группой выходов блока задания числа циклов и входом второго одновибратора, второй вход третьего элемента Исоединен .с вторым информационным входом устройства, выходы второго и третьего элементов И объединены и являются информационным выходом устройства для подключения к входу проверяемой системы, нулевой и единичный входы триггера подключены соответственнок входу сброса устройства и выходувторого одновибратора, выход равенства второго блока сравнения является выходом признака выхода за пределы допустимой погрешности устройства. 2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что анализатор спектра частот содержит блок фильтрации, триггер, элемент И, шифратор, блок усреднения и коммутатор, причем вход блока фильтрации, счетный вход триггера и первый вход элемента И являются соответственно информационным входом, входом запуска и тактовым входом анализатора, группа выходов блока фильтрации соединена с1314342 выходом элемента И, второй вход которого соединен с выходом триггера,вход сброса которого соединен с выходом коммутатора, выход .которогоявляется выходом анализатор ра. 08. 2 оставител ехред М,Х едактор 1 О.Серед акаэ 2214/ 73ногО комитета СССений и открытий5, Раушская наб.,писно д. 4 Производственно-полиграфическое предприятие ул. Проектная, 4 группой входов шифратора, группа выходов которого подключена к группевходов блока усреднения, группа выходов которого подключена к группе информационных входов коммутатора, управляющий вход которого соединен с Тираж ВНИИПИ Государств по делам иэобр 1130357 Москва, ж