Устройство для проверки логических микросхем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 119) (11) С 51) 4 С 01 К 31/2813, Д ОПИСАНИЕ ИЗОБРЕТ ЬСТВУ ОВЕРКИ ЛОГ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИ(56) Авторское свидетельство СССР9 924595, кл. С 01 В. 19/165, 1980.Авторское свидетельство СССРР 868606, кл. С 01 К 19/145, 1980,(54) УСТРОЙСТВО ДЛЯ ПР ИЧЕСКИХ МИКРОСХЕМ(57) Изобретение относится к контрольно-измерительной технике, Цельюизобретения является повышение достоверности проверки микросхем засчет сохранения точности контроляпри увеличении количества выводовконтролируемой микросхемы, В устройство, содержащее аналоговые2854мультиплексоры 2,8, счетчик 9, компаратор 10, генератор 1, для достижения цели введены формирователиимпульсов 3,4, инвертор 6, счетчик 12, элементы 2 ИЛИ-НЕ 15,16, источник 5 опорных напряжений, источник 21 напряжения смещения, резисторы 13-1,1 З-п, светодиоды 14-114-п, блок 11 памяти, Введен блок 7 определения состояния входа (ОСВ),ко 13торый содержит элемент ЗИЛИ 17, резистор 18, компаратор 19, триггер20, Блок ОСВ 7 проиэводитоценку состояния подключенного входа и выдаетна неинвертирующий вход компаратора10 сигнал, значение которого эависитот произведенной оценки и от уровнейсигналов, поступивших на входы бло"ка 1 г,п, ф-лы, 2 ил.Игобретение относится к контрольно-измерительной технике и предназначено для проверки логических микросхем.Цель изобретения - повышение достоверности проверки микросхем за счет сохранения точности контроля при увеличении количества выводов контролируемой микросхемы.На фиг.1 приведена функциональная схема предлагаемого устройства; на фиг,2 - функциональная схема блока памяти.Устройство содержит генератор 1, первый аналоговый мультиплексор 2, первый 3 и второй 4 формирователи импульсов, источник 5 опорных напряжений, инвертор 6, блок 7 определения состояния входа (блок ОСВ), второй аналоговый мультиплексор 8, первый счетчик 9, компаратор 10, блок 1 памяти, второй счетчик 12, резисторы 3-1, 13-2 13-п, светодиоды 14-1, 14-2,14-п, пер-. вый 15 и второй 16 элементы 2 ИЛИ-НЕ, элемент ЗИЛИ 17, резистор 18, компаратор. 18, триггер 20, источник 21напряжения смещения.Блок 11 памяти содержит триггеры22-1, 22-2 .22-п, инверторы 23-1, 23-223-п, демультиплексор 24,Выход генератора 1 соединен с входом первого формирователя 3 импульсов, выход которого соединен с тактовым входом блока 11 памяти, череэ второй формирователь 4 импульсов вторым входом блока 7 ОСВ и через инвертор 6 - с входом первого счетчика 9, выход первого счетчика 9 соеди 1анен с входом управления первого аналогового мультиплексора 2 и адресным входом блока 11 памяти, выходпереноса первого счетчика 9 соединен с входом второго счетчика 12, 5 первый выход которого соединен с первым входом первого элемента 2 ИЛИ-НЕ15, второй выход с первым входом второго элемента 2 ИЛИ-НЕ 16, а третийс вторыми входами первого и второгоэлементов 2 ИЛИ-НЕ 15 и 16. Выходыпервого 15 и второго 16 элементовФ2 ИЛИ-НЕ соединены соответственно суправляющим входом второго аналогового мультиплексора 8 и с первымвходом блока 7, выход первого аналогового мультиплексора 2 соединен спервым входом компаратора 10 и с выходом блока 7, первый, второйи-й входы первого аналдгового мультиплексора 2 соединены с первым,вторым п-м вхоами устройства,второй вход компаратора 10 соединенс выходом второго аналогового мультиплексора 8, первый и второй входыкоторого соединены соответственно спервым и вторым выходом источника 5опорных напряжений, выход компаратора 10 соединен с информационным входом блока 11 памяти, выходы которогоподключены через последовательно сЬединенные резисторы 13-1, 13-213-и-й и светодиоды 14-1,14 т 214-п-й с выходом источника 21 напряжения смещенияПервый и второй вхо ды блока 7 являются соответственновторым и третьим входами элементаЗИЛИ 17, третий вход которого соединен с входом сброса триггера 20, выход элемента ЗИЛИ 17 соединен с первым входом компаратора 19 и череэ3 28резистор 18 с его вторым входом ис выходом блока 7, выход компаратора19 соединен с входом синхронизациитриггера 20, третий вход которогооединен с выходом источника 21, авыход - с первым входом элементаЗИЛЙ 17,Информационный вход блока 11 памяти (фиг.2) соединен с информационными входами триггеров 22-1,22-222-п, выходы которых соединены свходами соответствующих инверторов23-1,22-223-п, тактовый входи адресный вход блока 11 памятиявляются соответственно информационным входом и входными разрядамиуправления демультиплексора 24, первый, второй и-й выходы которого соединены с соответствующимивходами синхронизации триггеров 22-1,22-222-п, выходы инверторов23-1, 23-223-п являются соответственно первым, вторым,п-мвыходами блока 11.Устройство работает следующимобразом,Аналоговый мультиплексор 2 подключает циклически с частотой шхп Гцпервый, второй, и-й входы устройства к инвертирующему входу компаратора 1 О, где ш - коэффициент деления счетчика 12,Блок 7 ОСВ производит оценку состояния подключенного входа и выдаетна неинвертирующий вход компаратора1 О сигнал, значение которого зависит от произведенной оценки и отуровней сигналов, поступивших навходы блока,Возможны следующие состояния входа устройства и процессы, протекающие в блоке 7 ОСВ:. Отсутствует электрическийконтакт между входом устройства ивыводом проверяемой схемы,При подключении очередного входа триггер 20 устанавливается в состояние логического "0" (стираетсяинформация о состоянии предыдущеговхода) положительным импульсом,поступающим на его вход сброса,По этому же импульсу и при наличиисигнала логического "0" на второмвходе выход 1 элемента ЗИЛИ .17 подключает резистор 8 к плюсу источ,.ника 21 напряжения питанияПадение напряжения, возникающеена резисторе 18 за счет входного 543 4тока компаратора 10, недостаточно:для переключения компаратора 19,поэтому на его выходе логическийуровень не изменится. Состояниетриггера 20 также не изменится, наего выходе останется логический "О,"который не влияет на работу ,элемента ЗИЛИ 17,При наличии сигнала логической1 О "1" на втором входе элемента.ЗИЛИ 17его выход подключает резистор 18 кплюсу источника 21 на время действиялогической "1". 15 , 2. Вход устройства имеет электри"ческий контакт с выводом проверяемой микросхемы, который соединенс открытым коллектором,В данном случае в блоке 7 ОСВ20 протекают процессы, аналогичные описанным в и, за исключением того, чтопадение напряжения, возникающее нарезисторое 18 за счет суммы входноготока компаратора 10 и тока коллекто 25 ра, достаточно для переключения компаратора 19На выходе компаратора 19 формируется короткий отрицательный импульс,по фронту которого триггер 20 уста 30 навливается в состояние логичес".,кой "1". По уровню логической "1" иа первомвходе элемента ЗИЛИ 17 его выход под 35 ключает резистор 18 к плюсу источника 21 до момента подключения следующего входа устройства,3, Вход устройства имеет электрический контакт с выводом проверяеИО мой микросхемы, который не соединенс открытым коллектором и на которомимеется проверяемый уровень напря"жения.В данном случае высокоомный выИ 5 ход блока 7 ОСВ шунтируется низкимвыходным сопротивлением проверяемоймикросхемы и не оказывает влиянияна работу остальной части устройства,Аналоговый мультиплексор 8 под 50 ключает инвертирующий вход компаратора 1 О к первому или второму выходуисточника опорных напряжений по управляющему сигналу логической 11"или логического "0", Источник 5 опор 55 ных напряжений выдает на первом ивтором выходах напряжения 1 и 11 фол овсоответствующие нижнему и верхнему128543 Управляющий сигнал представляетффсобой пачки импульсов, частота следования которых, например, равнаш/16 Гц, а частота следования импульсов в пачке ш/2 Гц.5Компаратор 1 О сравнивает величинывходного и опорного напряжений и формирует уровень логической (логического "О"), если величина входного напряжения больше (меньше) величины опорного.Демультиплексор 24 блока 11 циклически подключает тактовые входытриггеров 22-1,22-222-п к выходу Формирователя 3 импульсов по логическим сигналам, подаваемым навходные разряды управления.Запись информации с информационного входа блока 11 в триггеры 22-1,22-2,22-п-й производится цикли"чески по фронту импульсов, поступающих с выхода формирователя 3 импульсов.Инверторы 23-1,23-223-п-й,включенные на выходах соответствующихгтриггеров 22-1,22-222-п-го,являются усилителями мощности.Уровень логической "1" на выходах триггеров 22-1,22-222-п"говызывает ток через соответствующиерезисторы 13-1,13-213-п-й исветодиоды 14-1,14-214-и-й, который и обуславливает свечение последних,1 О 15 20 25 35 40 45 дами второго счетчика, вход которого соединен с выходом переноса первого счетчика, а третий и второйвыходы соединены также с первым и,вторым входами второго элемента 50 2 ИЛИ-НЕ соответственно, выход которого соединен с первым входом блокаопределения состояния входа, второй вход которого соединен с выходомвторого формирователя импульсов 55 а выход - с выходом первого аналогового мультиплексора, каждый из 1, ,и выходов блока памяти через последовательно соединенные соответ" ствующие резистор и светодиод сое Б течение одного периода изменения величины опорного напряжения впачке аналоговый мультиплексор 2 дважды опрашивает входы устройства, При этом состояния светодиодов 14-1, 14"214-п-го однозначно указывают уровни на соответствующих выводах 1.,2п-го проверяемой микросхемы или на отсутствие электрического контакта между выводами и входом устройства следующим образом: при111 Б светодиоды постоянно светятся, что указывает на уровень логической "1" на входе; при И13,.светодиоды не светятся, что указывает на уровень логического "О" на входе; при П( 1( Осветодиоды будут выдавать пачки световых импульсов, закон изменения которых соответствует закону изменения управляющего сигнала аналогового мультиплексора 8; при отсутствии электрического контакта светодиоды будут выдавать пачки световых импульсов, закон иэменения которых соответствует законуизменения сигнала на первом нходеблока 7 ОСВ,Ф о р м у л а изобретения 1, Устройство для проверки логических микросхем, содержащее два аналоговых мультиплексора, причем 1 п входы первого аналогового мультиплексора соединены с входами устройства, первый счетчик, выход которого подключен к управляющему входу первого аналогового мультиплексора, компаратор, первый вход которого соединен с выходом первого аналогового мультиплексора, и генератор, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности проверки микросхем, в него введены два формирователя импульсов, инвертор, второй счетчик, два элемента 2 ИЛИ-НЕ, источник опорных напряжений, источник напряжения смещения, блок памяти, п резисторов ии светодиодов и блок определениясостояния входа, причем выход генератора через первый формировательимпульсов соединен с входом инвертора, выход которого соединен с входом первого счетчика, с входом второго формирователя импульсов и тактовым входом блока памяти, информационный вход которого соединен с выходом компаратора, второй вход которого соединен с выходом второгоаналогового мультиплексора, первыйи второй входы которого соединенысоответственно с первым и вторымвыходами источника опорных напряжений, а управляющий вход - с выходомпервого элемента 2 ИЛИ-НЕ, первый ивторой входы которого соединены соответственно с первым и вторым выхо1285413 ставитель В,Са хред М.Ходанич ов рректор В.Бут Редактор С.Пек Тираж 730 Государст елам изоб осква, Жаз 7640 48 Подписноемитета СССРоткрытийая наб., д.4/5 ВНИИПИ по д 13035, Менног етений5, Ра о-полиграфическое предприятие, г.Ужгород, ул,Проектная оизводств динены с выходом источника напряжения смещения и с третьим входом блока определения состояния, а адресныйвход блока памяти соединен с выходомпервого счетчика. 5 2. Устройство по п,1, о т л и ч аю щ е е с я тем, что, блок определения состояния содержит компаратор, элемент ЗИЛИ, триггер и резистор, 10 причем выход триггера соединен с первым входом элемента ЗИЛИ, второй вход которого соединен с первымвходом блока, а третий вход - с входом сброса триггера и с вторым вхо"дом блока, третий вход которого соединен с информационным входом тригге"ра, вход синхронизации которого соединен с выходом компаратора, первыйвход которого соединен с выходом элемента ЗИЛИ и первым выводом резистора, второй выход которого соединенс вторым входом компаратора и выкодом блока,