Устройство преобразования сигналов с дельта-сигма модуляцией в сигналы с импульсно-кодовой модуляцией

-1 12 в + 1 2 в + 1 О Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных.Цель изобретения - повьшение быстродействия, 5На фиг. 1 представлена Функциональная схема устройства; на фиг, 2 -принципиальная схема первого логического блока; на Фиг, 3 - принципиальная схема второго логического блока.10Устройство преобразования сигналов с дельта-сигма модуляцией (ДСМ)в сигналы с импульсно-кодовой модуляцией (ИКМ) содержит двоичный счетчик 1, первый и второй логическиеблоки 2 и 3, накапливающий сумматорэлемент НЕ 5, первый, второй итретий Р-триггеры 6-8, информационный вход 9, тактовый вход 10 и выход11. Первый логический блок 2 выполнен на первой и второй группах 12 и13 по Кэлементов Исключающее ИЛИ,второй логический блок 3 выполнен наэлементе ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 14, эле 25менте ИЛИ-НЕ 15, первом и втором элементах И 16 и 17, элементе ИЛИ 18,элементе НЕ 19, первой и второй груп,пах 20 и 21 элементов ИЛИ - НЕ.Устройство преобразования сигналов с ДСМ в сигналы с ИКЕ работаеткак перекурсивный цифровой Фильтр стреугольной импульсной характеристикой или триангулярный цифровой фильтр(ТЦФ). Коэффициенты этого фильтра припринимают только целочисленные значения, а два соседних коэффициента отмечаются на единицу. Эти коэффициенты генерируются двоичным счетчиком 1по мере поступления синхроимпульсовна вход 10. Для любых двух соседних 40отсчетов ДСМ сигнала можно записатьих сумму (разность), результаты этихвычислений приведены в табл. 1,1 Таблица 11О -2 в -1 -2 в -1 50 Здесь ДСМ . и ДСМ . - отсчеты1 +ДСМ сигнала соответственно в . и.+1 моме ты;и 7 - значения сум 1мы (разности) коэффициентов для этихмоментов соответственно для нарастающей и ниспадающей ветвей импульснойхарактеристики; Б - величина коэффициента ТЦФ в -й момент,Отсчеты ДСМ сигнала поступают свхода 9 устройства на информационные входы первого и третьего Р-триггеров б и 8. Частота синхроимпульсовна входе 10 вдвое меньше частоты поступления отсчетов ДСМ сигнала. Поскольку синхронизация первого Р-триггера 6 по отношению к третьему Ртриггеру 8 осуществляется через элемент НЕ 5, то в эти триггеры 6 и 8записываются отсчеты ДСМ сигнала ссоседними номерами. После приходаочередного синхроимпульса сигнала свыхода первого Р-триггера б переписывается во второй Р-триггер 7, поскольку сигналы на выходах первого итретьего Р-триггеров б и 8 изменяется в разные моменты времени (из-за,инверсной синхронизации), а для обеспечения максимального быстродействиянеобходимо, чтобы оба значения ДСМсигнала появлялись в один и тот жемомент времени.На управляющий вход первого логического блока 2.поступают отсчетыДСМ сигнала с выхода второго Р-триггера 7. По каждому разряду двоичного12 ВО 73 Таблица 3 К 1 ДСМ, ДСМ Х . К 1 ДСМ. ДСМ. Х О О О О О О О 1 О О 1 О О О 1 1 1 1 .О О О 1 О О 1 1 О 1 О 1 О 1 О О 1 О О О О 1 О О О 1 1 О О 1 1 О 1 1 1 1 О 1 О 1 О 1 1 О О О 1 1 О 1 1 1 1 1 1 1 Здесь 1 - значение соответствующегоразряда двоичного счетчика 1;К - значение старшего разрядадвоичного счетчика 1; 5ДСМ - значения отсчета ДСМ, причем для удобства значение "-1" ДСМ заменено на "О"; Увеличение значения коэффициента,соответствующего -му моменту, вдва раза производится с помощью перекрестной связи с выходов второгологического блока 3 на входы накапливающего сумматора 4, на вход младшего разряда которого подается сигналлогической единицы. 40Таким образом, преобразование сигналов с ДСМ в сигналы с ИКМ осуществляется на основе триангулярного цифрового фильтра с одновременной обработкой двух соседних ДСМ отсчетов, 45благодаря чему последние можно подавать на вход устройства с вдвое большей частотой,Формула изобретения 50 1. Устройство преобразования сигналов с дельта-сигма модуляцией в сигналы с импульсно-кодовой модуляцией, содержащее двоичный счетчик, первый логический блок и накапливающий сумматор, выходы которого являются выходами устройства, причем вход двоичного счетчика является тактовым У. - значение соответствующего1 разряда на выходе первого логического блока 2,Логическая функция, реализуемая по каждому разряду вторым логическим блоком 30 описана в следующей таблице истинности (табл. 3). входом устройства, а выходы двоичного счетчика соединены с соответствующими информационными входами первого логического блока, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия, в неговведены второй логический блок,первый, второй и третий Э-триггерыи элемент НЕ, выход которого соединен с входом синхронизации первогоР-триггера, выход которого соединенс информационным входом второго Ртриггера, информационные входы первого и третьего П-триггеров объединены и подключены к информационномувходу устройства, входы синхронизации второго и третьего В-триггеровобъединены с входом элемента НЕ ивходом двоичного счетчика, выходстаршего разряда которого соединен спервым управляющим входом второгологического блока, информационныевходы и выходы которого подключенысоответственно к выходам первого логического блока и входам накапливающего сумматора, второй управляющийвход второго логического блока объе 12790/3дицен с управляющим входом первого логического блока и подключен к выходу второго Л-триггера, третий уп - рявляющий вход второго логического блока соединен с выходом третьего 5 О-триггера.2, Устройство по и 1, о т л ич а ю щ е е с я тем, что первый логический блок выполнен на первой и второй группах по Кэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой груг, - пы являются соответствующими входами первого логического блока, а вторые входы объединены и подключены к К-му15 входу первого логического блока, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые 20 входы которых объединены и подключены к управляющему входу первого логического блока, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы являются выходами первого логического блока,25 где К - число разрядов двоичного счетчика. 3. Устройство по п. 1, о т л.и - ч а ю щ е е с я тем, что второй ло 30 гический блок выполнен на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ, элементе ИЛИ, элементе НЕ, двух элементах И, элементе ИЛИ - НЕ и двух группах элементов ИЛИ - НЕ, первые входы элементов ИЛИ - НЕ первой группы являются соответствующими входами второго логического блока, выходы элементов ИЛИ - НЕ первой группы соединены с первымис входами соответствующих элементов ИЛИ - НЕ второй группы, выходы которых являются соответствующими выходами второго логического блока, вторые входы элементов ИЛИ - НЕ первой и второй групп объединены и подключены соответственно к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ и выходу элемента ИЛИ, первый и второй входы которого подключены к выходам соответствующих элементов И, первый вход первого элемен. а И объединен с первым входом элемента ИЛИ - НЕ и подключен к первому управляющему входу второго логического блока, второй вход элемента ИЛИ - НЕ объединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ и вторым входом первого элемента И и подключен к второму управляющему входу второго логического блока, выход элемента ИЛИ - НЕ соединен с первым входом второго элемента И, второй вход которого объединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ - НЕ и входом элемента НЕ и подключен к третьему управляющему входу второго логического блока, выход элемента НЕ соединен с третьим входом первого элемента И,1279073 Составитель О. РевинскийТехред А.Кравчук . Корректор: В,Бутя Редактор А. Ворович 6 каз 6854/5 ного ком ний и от ска Тираж НИИПИ Государств по делам изобре 35, Москва, ЖПроизводственно-полиграфическое предприя Подписноетета СССРрытийнаб д, 4/5 Ужгород, ул. Проектная, 4