Устройство для сопряжения абонентов с цвм

СОЮЗ СОВЕТСИИХСОЦИАЛИСТИЕСНИХРЕСПУБЛИН 504 006 Р ПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР 9 881722, кл. О 06 Р 3/04, 1981,Авторское свидетельство СССР В 641437, кл. О 06 Р 3/04, 1979. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ АБОНЕНТОВ С ЦВМ(57) Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения абонентов с ЦВМ, и может быть использовано в информационно-управляю ЯО 1278863 А щих автоматизированных системах. Целью изобретения является повышение быстрор,ействия устройства,Устройство содержит первый, второй блоки синхронизации, первый, второй регистры, блок памяти, аналого-цифровой преобразователь, коммутатор, блок усилителей, счетчик, триггер, арифметический блок, блок модификации адреса, первый, второй элементы И, с первого по третий элементы ИЛИ, Устройство обеспечивает прием и преобразование в цифровую форму аналоговых сигналов абонентов ЦВМ и запись полученных значений в память, откуда они могут быть считаны ЦВМ.Р 4 ил.Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения абонентов с ЦВМ, и может быть использовано в информационно-управляющих системах.Цель изобретения - повышение быстродействия устройства.На фиг. ) представлена структурная схема устройства, на Фиг, 2 схема блока синхронизации, на Фиг.3- 10 схема арифметического блока, на фиг, 4 - схема блока модификации.Устройство для сопряжения абонентов с ЦВМ содержит блок 1 управления, вход 2 запуска устройства, первый 15 регистр 3, вход 4 адреса канала устройства, арифметический блок 5, инФормационный выход 6 устройства,второй регистр 7 блок 8 памяти, блок 9 модификации адреса, блок 10 синх ронизации, счетчик 11, состоящий иэ младших разрядов 12 и старших разрядов 13, коммутатор 14, аналого-цифровой преобразователь 15, триггер 16, первый элемент И 17, второй элемент И 18, первый элемент ИЛИ 19, второй элемент ИЛИ 20, третий элемент ИЛИ 21, блок 22 усилителей.Блок синхронизации содержит (Фиг, 2) датчик 23 тактов, опреде ляющий последовательность выполнения элементарных операций, схемы 24 обьединения сигналов, поступающих для выполнения одинаковых элементарных операций, схему 25 пуска-останова, регламентирующую начало и конец работы блока синхронизации по программе, и генератор 26, задающий тактовую частоту работы блока синхронизации. 40Блок управления или блок синхронизации, первь 1 м обратившийся в блок 8 памяти, выдает сигналы 27 и 28 занятости в другой блок, который может обратиться к блоку 8 памяти после 45 снятия этих сигналов.Арифметический блок 5 фиг. 3) содержит сумматор 29, регистры 30 и 31 для хранения чисел, над которыми производятся действия, и регистР 32 результата для запоминания получаемого результата, Управляющие сигналы, поступающие по шине 33, управляют записью входной информации, по" ступающей через элемент ИЛИ 34 в регистр 30 и в регистры 31 и 32, и выполнением элементарных операций.Блок 9 модификации адреса предназначен для Формирования нового кода адреса на базе основного кода адресаОн содержит (Фиг, 4) регистр35 адреса, триггер 36 модификации.Коды старших разрядов 13 счетчика11 и первого регистра 3, поступающиепо входным шинам 37 и 38, записываются в регистр 35 адреса через элементИЛИ 39, Управляющие сигналы, поступающие по шине 40, управляют записьюв регистр 35 адреса и состояниемтриггера 36 модификации, Кодом адреса является выходной код регистра35 адреса и триггера 36, поступающий в блок 8 памяти по шине 41. Модификация адреса 41 в этой схеме осуществляется изменением состояниятриггера 36.Устройство работает следующим образом.Блок 10 синхронизации вырабатываетимпульсы стабильной частоты, поступающие на счетчик 11, код которогохарактеризует текущее время. Старшие разряды 13 счетчика 11 управляютработой коммутатора 14, который осуществляет подключение определенного канала аналогового ввода к входуаналого-цифрового преобразователя15, Поэтому код старших разрядов 13счетчика 11 является кодом номераподключаемого канала аналоговоговвода и одновременно кодом времениокончания преобразования предыдущегономера канала, Время преобразованияаналого-цифрового преобразователя 15по каждому из каналов равно периодуследования сигналов. переполнениямладших разрядов 1 счетчика 11.Частота повторения состояний старших разрядов 13 счетчика )1 постоянна и, следовательно, каналы аналогового ввода циклически подключаются к входу аналого-цифрового преобразователя 15,После окончания преобразованияК-й аналоговой величины сигнал переполнения младших разрядов 12 счетчика 11 включает в работу блок 10синхронизации, который устанавливает триггер 16 в единичное состояние, и полученный код аналоговойвеличины с выхода аналого-циФровогопреобразователя 15 поступает на инФормационный вход блока 8 памяти че.Рез первый элемент И 17 и третийэлемент ИЛИ 21,Блок 9 модификации адреса посостоянию старших разрядов 13 счетчика 11 и по сигналу управления бло 3 1278863 4ка 1 0 синхронизации через первый элемент ИЛИ 19 формирует код адресаК-го канала, который поступает наадресный вход блока 8 памяти. Посигналам блока 10 синхронизации, поступающим в блок 8 памяти через второй элемент ИЛИ 20, осуществляетсявыборка иэ блока 8 памяти и записьво второй регистр 7 кода К-й аналоговой величины, полученного в предыдущем цикле, и по этому же кодуадреса записывается в блок 8 памятикод К-й аналоговой величины, полученный в текущем цикле, Затем сигналом управления блока 1 О синхронизации триггер 16 устанавливается внулевое состояние и с выхода второго регистра 7 код К-ой величины,полученный в предыдущем цикле, поступает на информационный вход блока д)8 памяти через второй элемент И 18и третий элемент ИЛИ 21,После этого по сигналам блока10 синхронизации в блоке 9 модифика ции адреса модифицируется адрес К-го 25канала и код аналоговой величины, К-го канала, полученный в предыдущем цикле, записывается в блоке 8памяти, Процесс формирования информации по остальным каналам осуществляется аналогично, Таким образом,в блоке памяти по каждому каналупостоянно хранятся коды аналоговойвеличины, полученные в текущем ипредыдущих циклах преобразования.В произвольный момент времени ЦВМзаписывает в первый регистр 3 кодномера К-го канала запрашиваемой величины и в блок 1 управления поступает управляющий сигнал запроса.Блок 1 управления включается в работу и вырабатывает управляющие сигналы, по которым через первый элемент ИЛИ 19 из блока 9 модификацииадреса на адресный вход блока 8 памяти поступает код адреса К-го канала, и по этому адресу из блока 8 памяти считывается код К-й аналоговойвеличиныполученный в последнем цикле преобразования, и записывается варифметический блок 5, Затем адресмодифицируется в блоке 9 модификацииадреса и из блока 8 памяти в арифметический блок 5 записывается кодК-й аналоговой величины, полученныйв предыдущем цикле преобразования,и определяется код разности, пропорциональный скорости изменения аналоговой величины К-го канала. По коду номера запрашиваемого канала, храпящемуся в первом регистре 3 и соответствующему моменту времени окончания преобразования по К-му каналу, и по коду текущего времени, поступающему из счетчика 11, определяется код интервала времени запаздывания ГМ текущего момента времени относительно момента окончания преобразования по этому каналу:1; 1.-1 р при 11 р+( - ) при 1- ,где М - код счетчика 11;М. - код первого регистра 3;И - максимальный код старшихразрядов 3 счетчика 11После этого в арифметическом блоке 5 код скорости умножается на кодвремени запаздывания и суммируетсяс кодом аналоговой величины, полученным в последнем цикле преобразования. Результирующий код выдается вЦВМ, Во время обращения к блоку 8памяти блок 1 управления и блок Осинхронизации обмениваются сигналамизанятости, Аналогично производитсяобслуживание запросов ЦВМ по другимканалам,Формула изобретенияУстройство для сопряжения абонентов с ЦВМ, содержащее коммутатор, блок усилителей, аналого-цифровой преобразователь, арифметический блок, блок памяти, счетчик, первый регистр и блок управления, причем аналоговые выходы абонентов подключены к входублока усилителей, выход которого подключен к информационному входу коммутатора, выход которого подключен к аналоговому входу аналого-цифрового преобразователя, выход арифметического блока подключен к информационному входу ЦВГ 1, информационный выход счетчика подключен к первому информационному входу арифметического блока, второй информационный и разрешающий входы которого подключены соответственно к выходу блока памяти и к первому выходу блока управления, вход запуска которого подключен к выходу запуска ЦВМ, выход блока модификации адреса подключен к адресному входу блока памяти, выход первого регистра подключен к первому информационному входу блока модификации адреса, вход первого регист.ра подключен к выходу адреса каналаЦВМ, о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия, в него введены второй регистр,блок синхронизации, триггер, первый, второй элементы И и с первогопо третий элементы ИЛИ, причем второй выход блока управления подключен к входу разрешения блока синхронизации, первый выход блока синх Оронизации подключен к входу разрешения блока управления, третий информационный вход арифметическогоблока подключен к выходу первогорегистра, вход запуска блока синхронизации подключен к выходу переноса младших разрядов счетчика, с второго по седьмой выходы блока синхронизации подключены соответственнок нулевому и единичному входам триггера, к разрешающему входу аналогоцифрового преобразователя, к счетному входу счетчика и к первым входампервого и второго элементов ИЛИ,третий и четвертый выходы блока управления подключены к вторым входампервого и второго элементов ИЛИ,выход первого элемента ИЛИ подключен к входу разрешения блока модификации адреса, второй информационный вход которого и управляющий входкоммутатора соединены с выходом старших разрядов счетчика, выход второго элемента ИЛИ подключен к разрешающему входу блока памяти, информационный вход которого подключен к выходу третьего элемента ИЛИ, первый,второй входы которого подключены квыходам первого и второго элементовИ, первые входы которых соединенысоответственно с единичным и нулевымвыходами триггера, вторые входы пер"вого и второго элементов И подключены соответственно к выходам аналого"цифрового преобразователя и второгорегистра , вход которого подключен к выходу блока памяти.1278863 гюРГ/Р) иР. Составитель С.Буца Техред Л. Олейник орректор М,Демчи едак тор 5 роизводственно-полиграфическое предприятие, г. Ужго роектная аз 6840/48 Тираж 671ВНИИПИ Государст по делам изобре113035, Москва, ЖПодписиенного комитета СССений и открытийРаушская наб., д.