Устройство тактовой синхронизации приемника дискретной информации

(088.8)видетельство04 Ь 7/02,4146840,Н 04 Ь 7/02 1979. ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ ПРИЕМНИКА ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к электросвязи и обеспечивает повышение точности синхронизации. Устройство содержит АЦП 1, регистры 2, 8, 9 сдвига (РС), и-канальный блок 3 умножителей (БУ), входной сумматор (ВС) 4, формирователь 5 сигнала ошибки, .блок 6 масштабирования, п цепей 7 обработкисигнала, дополнительные умножителя 10и 11, вычитатель 12, накапливающийсумматор 13, делитель 14 частоты,коррекционный блок 15 и задающий генератор 16. РС 2, БУ 3, ВС 4, формирователь 5 сигнала ошибки, блок 6масштабирования и и цепей обработкисигнала образуют узел коррекции ивыполняют коррекцию межсимвольныхискажений входного сигнала. Умножители БУ 3 выполняют функции аттенюаторов, изменяя уровень и знак сигналов,подаваемых в ВС 4. Через умножителиБУ 3 в ВС 4 поступают корректирующиесигналы, в результате сложения которых с основным сигналом просиходиткоррекция межсимвольных искаженийвходного информационного сигнала.1 з.п. ф-лы, 2 ил.Изобретение относится к электросвязи и может быть использовано для тактовой синхронизации приемников дискретной информации систем передачи данных.Цель изобретения - повышение точности синхронизации.На фиг.1 представлена структурная электрическая схема устройства.тактовой синхронизации приемника дискретной информации; на фиг.2 - эпюры импульсной реакции канала связи при оптимальном положении отсчетов (фиг. 2 ц) и при сдвинутых отсчетах соответственно в сторону опережения и отставания (фиг. 28,6).Устройство тактовой синхронизации приемника, дискретной информации содержит аналого-цифровой преобразова,тель (АЦП) 1, первый регистр 2 сдвига, и-канальный блок 3 умножителей, входной сумматор 4, формирователь 5 сигнала ошибки, блок 6 масштабирования, и цепей 7 обработки сигнала, первый и второй дополнительные регистры 8 и 9 сдвига, первый и второй дополнительные умножители 10 и 11, вычитатель 12, накапливающий сумматор 13, делитель 14 частоты, коррекционный блок 15 и задающий генератор 16, и цепей 7 обработки сигнала содержат умножители 17, сумматоры 18 и регистры 19 сдвига.Устройство тактовой синхронизации приемника дискретной информации работает следующим образом.Входной информационный (аналоговый) сигнал в полосе частот О-Г пос ступает на АЦП 1 (фиг,1), в котором выделяются путем стробирования мгновенные значения (отсчеты) данного сигнала с частотой 2 Р =41 (основные и дополнительные отсчеты). Отсчеты в АЦП 1 преобразуются в многоразрядные числа в двоичном коде.С выхода АЦП 1 числа с частотой .2 Р поступают во входной регистр 2 сдвига, имеющий 2 п разрядов и и отводов от них. Входной регистр 2 сдвига, а также и-канальный блок 3 умножителей, входной сумматор 4, формирователь 5 сигнала ошибки, блок 6 масштабирования и и цепей обработки сигнала, составляя узел коррекции, выполняют коррекцию межсимвольных искажений входного сигнала. Отводы входного регистра 2 сдвига через и-канальный блок 3 умножителей подключены к входам входного сумматора 4.,Умножители и-канального блока 3умножителей выполняют функции аттенюаторов, изменяя уровень и знаксигналов, подаваемых во входной сумматор 4. Коэффициент передачи каждогоумножителя и-канального блока 3 умножителей определяется величиной изнаком сигналов (коэффициентов), подаваемых на вторые входы п-канальногоблока 3 умножителей. Коэффициент передачи одного из умножителей и-канального блока 3 умножителей (среднего) близок к 1 и является коэффициентом передачи центрального отвода.Через него поступает во входной сумматор 4 основной сигнал. Остальныеумножители и-канального блока 3 умножителей имеют коэффициенты передачименьше 1, изменяемые в процессе автоматической (адаптивной) коррекции.Через умножители и-канального блока3 умножителей во входной сумматор 4поступают корректирующие сигналы, врезультате сложения которых и основного сигнала происходит коррекциямежсимвольных искажений входного информационного сигнала,В формирователе 5 сигнала ошибкивырабатывается сигнал ошибки е(с),который определяется из выраженияе(с,)=Г (с)-Е(с),где Г (с) - сигнал с линейными искажениями;Г(с) - восстановленный из Г (с)сигнал без искажений(с приближением).Для формирования коэффициентовпередачи умножителей и-канальногоблока 3 умножителей сигнал ошибки е(с)перемножается с сигналом знака каждого отвода входного регистра 1 вумножителях 17, в результате чеговырабатываются сигналы управления ввиде постоянной составляющей, величина которой пропорциональна значениямимпульсной реакции ПП БП- (фиг.2 а,б, ь),С выходов умножителей 17 сигналыуправления поступают на входы сумма-.торов 18, которые вместе с подключенными к их выходам регистрами 19сдвига выполняют функции накапливаю 5 10 5 20 25 30 35 40 45 50 даются в умножители и-канального блока 3 умножителей и изменяют передаваемые с отводов входного регистра 2 щих сумматоров, усредняя сигналы сумножителей 17 и осуществляя их хранение. С выходов регистров 19 сдвига сигналы коэффициентов передачи по1277 411 4 ьц )ц, ц,25 3сдвига сигналы таким образом, что на выходе входного сумматора 4 искажения уменьшаются. Процесс коррекции искажений происходит автоматически и непрерывно до подавления искажений. При этом на выходах умножителей 17 среднее значение сигналов становится близким к нулевому, и изменения коэффициентов передачи умножителей и-канального блока 3 умножителей пре кращаются.Регулировка моментами стробирования сигнала в АЦП 1 осуществляется в процессе автоматической коррекции искажений входного сигнала. 15В качестве сигнала рассогласования фазы тактовых импульсов используется разность отсчетов импульсной реакции (фиг.2 о, З, 6 ) ьц, =ц -цпри этом значения ц, и ц получаются путем корреляции сигнала знака основных отсчетов с амплитудой и знаком дополнительных отсчетов где ц ц ц , - дополнительныеотсчеты входного информационного сигнала;ц, ц ц - знаки основных4 йКотсчетов.для получения сигнала дц, с выхода входного сумматора 4 сигнал ос- З 5 новных и дополнительных отсчетов поступает на последовательно соединенные первый и второй дополнительные регистры 8 и 9 сдвига, в каждом из которых цифровой сигнал задерживается на один тактовый интервал частоты 2 Р , в результате чего образуются три цифровых сигнала, отличающиеся сдвигом во времени на сТ/2. От цифрового сигнала с выходов первого до полнительного регистра 8 сдвига берется только знаковый разряд и подается на вторые входы первого и второго дополнительных умножителей 10 и 11. Иа первые входы последних 50 подаются многоразрядные числа, причем на вход первого дополнительного умножителя 10 - отстающие, а на вход второго дополнительного умножителя 11 - опережающие относительно знака. 55 В первом и втором дополнительных умножителях перемножаются числа цифрового сигнала с сигналом знака,причем на их выходах формируются сигналы, соответствующие произведел лниям ц ц и ц цЯк Як+ 2 к 21 с С выходов первого и второго дополнительных умножителей 10 и 11 числа с частотой 2 Р поступают в вычитатель 12, в котором определяется разность каждой пары входных чисел. С выхода вычитателя 12 цифровой сигнал подается в накапливающий сумматор 13, в котором среднее значение поступающих чисел, пропорциональное ац преобразуется в частоту путем периодического переполнения его. Накапливающий сумматор 13 тактируется синхросигналом с частотой Р , при этом синхросигнал выделяет из входных чисел только те, которые получаются от перемножения со знаком основных отсчетов. При переполнении накапливающего сумматора 13 формируются сигнал переполнения (импульс) и сигнал знака входных чисел, вызвавших его переполнение, при этом частота сигнала переполнения пропорциональна величине, а знак соответствует знаку М 1Импульсы и сигнал знака переполнения подаются в коррекционный блок 15, выполняющий функции добавления или исключения импульсов иэ последовательности импульсов, поступающей от задающего генератора 16. В делителе 14 частоты иэ сигнала, поступающего от коррекционного блока 15, формируются последовательности импульсов с частотами Р, и 2 Р первая иэ которых подается в качестве синхросигнала в накапливающий сумматор 13 и регистры 19 сдвига, а вторая последовательность имупльсов с частотой 2 Р - в АЦП 1, первый и второй дополнительные регистры 8 и 9 сдвига и во входной регистр 2 сдвига. Совместный процесс автоматической коррекции и регулировки тактовых отсчетов сигнала осуществляется следующим образом.В начальный момент полученные произвольно в АЦП 1 отсчеты (фиг.28,6) поступают через узел коррекции в узел регулировки тактовых отсчетов, включающий первый и второй дополнительные регистры 8 и 9 сдвига, первый и второй дополнительные умножители 10 и 11, вычитатель 12, накапливающий сумматор 13, делитель 14 частоты, корреккционный блок 15, задающий ге411 1 О 40 5 12 Пнератор 16. Узел регулировки тактовых отсчетов анализирует по дополнительным отсчетам входной сигнал иотрабатывает положение отсчетов таким образом, чтобы разность значенийимпульсной реакции на входе узлакоррекции стала равной нулю, т.е.ЬП =О, при этом узел коррекции неуспевает изменить сигнал, так какнастраивается медленнее, чем узелрегулировки тактовых отсчетов. Далееузел коррекции начинает изменять (корректировать) сигнал, в результатечего изменяется значение ьБ и вновь1узел регулировки тактовых отсчетовизменяет положение отсчетов. Процесссовместной подстройки узла коррекциии узла регулировки тактовых отсчетовпродолжается до тех пор, пока импульсная реакция тракта сигнала нестановится вида эдпсд с/д с (фиг.2 а),после чего процесс подстройки прекращается, так как управляющие сигналыузла коррекции П,-Б, П, -Б, и узла регулировки тактовых отсчетов становятся равными нулю,Таким образом, в результате того, что основные и дополнительные отсчеты,входного сигнала корректируются в процессе регулирования их временного расположения, а для регулировки их используются дополнительные от-.счеты, не влияющие на работу узла коррекции положение отсчетов устаУ35 навливается оптимально при различных линейных искажениях входного сигнала. Формула изобретения 1. Устройство тактовой синхронизации приемника дискретной информации, содержащее последовательно соединенные задающий генератор, коррекционный блок и делитель частоты, последовательно соединенные входной сумматор, формирователь сигнала ошибки и блок масштабирования, последовательно соединенные аналого-цифровой преобразователь и входной ре- .50 гистр сдвига, а также вычитатель, а-канальный блок умножителей и и цепей обработки сигнала, состоящих из последовательно соединенных умножителя, сумматора и регистра сдвига,выходы которого подсоединены к вторым входам сумматора, причем выходыблока масштабирования подсоединенык первым входам умножителей и цепейобработки сигналов, выходы входногорегистра сдвига подсоединены к соответствующим вторым входам умножителей и цепей обработки сигнала и входам п-канального блока умножителей,вторые входы которого подключены квыходам регистров сдвига соответствующих и цепей обработки сигнала, авыходы и-канального блока умножителей подсоединены к входам входногосумматора, выход делителя частоты подсоединен к тактовым входам регистров сдвига п цепей обработки сигнала, причем вход аналого-цифровогопреобразователя является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхронизации, в него введены последовательно соединенные первый и второй дополнительные регистры сдвига и первый дополнительный умножитель, а также второй дополнительный умно- житель и накапливающий сумматор, при этом входы первого дополнительногорегистра сдвига и второго дополнительного умножителя подключены к выходам входного сумматора, выход знакового разряда первого дополнительного регистра сдвига подсоединен квторым входам первого и второго дополнительных умножителей, выходы которых подсоединены через последовательно соединенные вычитатель и накапливающий сумматор к управляющемувходу коррекционного блока, причемвыход делителя частоты подсоединен к тактовому входу накапливающего суйматора, а дополнительный выход делителя частоты подсоединен к тактовым входам аналого-цифрового преобразователя, входного регистра сдвига и первого и второго дополнительных регистров сдвига.2. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что входной регистр сдвига содержит 2 п разрядов, причем выходы нечетных разрядов являются выходами входного регистра сдвига.1277 Л 11 и. Составитель В.ОрловТехред Л.Сердюкова Корректор В.Бутя едактор акаэ 6762 е аушская наб. Проиэводственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 Тираж 624 ВНИИПИ Государств по делам иэобр 113035, Москва, ЖПодписо комитета Сй и открытий