Шеншаков

Номер патента: 1185577

Опубликовано: 15.10.1985

Авторы: Кузьминский, Шеншаков

МПК: H03H 21/00

Метки: режекторный, самонастраивающийся, синхронный, фильтр

...вход блока 5, Задержка сигнала осуществляется следующим образом. В общем случае число коммутируемых конденсаторов синхронных режекторного и полосового звеньев 1 и 2 выбирается одинаковым, В начале периода коммутации одного иэ конденсаторов синхронных режекторного и полосового звеньев 1 и 2 коммутатор 3 разомкнут, а коммутатор 4 замкнут, и запомненное на предыдущем периоде коммутации данного конденсатора напряжение подается на второй вход перемножителя 6. В конце периода коммутации данного конденсатора коммутатор 4 размыкается, агде Мсимвол операции усреднения;дискретный процесс (сигнал) на выходе синхронного режекторного звена 1;текущий номер тактами число коммутируемых конденсаторов синхронных режекторного и полосового звеньев 1 и...

Номер патента: 447823

Опубликовано: 25.10.1974

Авторы: Овчинников, Цыпкин, Шахов, Шеншаков, Шляндин

МПК: H03K 5/156

Метки: импульсного, сигнала, умножитель, частоты

...тз) и поскольку тз должно быть меньше Т, то можно считать, что сравниваются Т и Т.По фронту импульса с выхода триггера 13 срабатывает триггер 14. В момент 1 з(1 з = = 1, + Т) приходит очередной импульс входного сигнала, при этом сброс делителяи 11 в нулевое положение не происходит, так как ключ 12 находится в закрытом состоянии. Задержанный входной импульс (момент 1 з+ тз) переключает триггер 13. На время М совпадений уровней выходов 1 триггеров 13 и 14 срабатывает схема И 15. Конец этого интервала определяется импульсом переполнения делителя 11 (момент времени тз), когда триггер 14 возвращается в исходное состояние. Таким образом, ключ 16, пропускающий импульсы образцовой частоты на вход Вычесть реверсивного счетчика 17, открывается...

Номер патента: 446883

Опубликовано: 15.10.1974

Авторы: Цыпкин, Шаталин, Шахов, Шеншаков, Шляндин

МПК: G06G 7/16

Метки: умножитель, частоты

...В преобразователе 2 напряжение начинает нарастать с крутизной 8 (фиг.2 в), а фазовый 4 о компаратор б устанавливается в состояние "0". В момент прихода импульса обратной связи (фиг.2 д) фазовый компаратор б устанавливается в состояние "1" (фиг.2 г), а кру тизна преобразователя 2 йзменявтся на В (Фиг.2 в), По следующему переднему фронту меандра преобразователь 2 сбрасывается на нуль, запоминая перед этим напряжение От 5 о (фиг.2 в) - напряжение на выходе преооразователя 2, пропорциональное разности фаз сигналов, сравниваемых на фазовом компараторе б. При этом фазовый компа;,ато б ус танавлиъается в состояние О" (фиг. 2 г). Если бы в системе не было астатйческого звена 7, то в ней уста новился бы режим сийхронизма с разностью фаз = в ,...