Устройство для распределения заданий процессорам

(бц 4 С 06 Р 9/46 ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСКОМУ СВИДЕТЕЛЬСТВУвам и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРУ 865560, кл. С 06 Р 9/46, 1981.Авторское свидетельство СССРк 1111165, кл. С 06 Р 9/46, 1984.(54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯЗАДАНИЙ ПРОЦЕССОРАМ(57) Изобретение относится к областицифровой вычислительной техники и может быть использовано в многопроцессорных системах для распределения заданий между процессорами. Цель изобретения - повышение надежности засчет уменьшения вероятности потеризаданий. Устройство для распределения заданий процессорам содержит1277111 и каналов 1, каждый из которых содержит триггер 2, буферный регистр 3,первую 5 и вторую 4 группу элементов И, первый 6 - третий 8 элементыИ, элемент И-НЕ 9, первый 10 - третий 12 элементы ИЛИ, процессор 13 иобщие для всего устройства первыйкоммутатор 14, группу 15 элементовИ, группу 16 элементов ИЛИ, третий17, первый 18 и второй 19 элементыИЛИ, элемент ИЛИ-НЕ 20, генератор21 импульсов, второй коммутатор 22,1Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных системах для распределения заданий между процессорами.Цель изобретения - повышение надежности эа счет уменьшения вероятности потери заданий.На фиг. 1. изображена функциональная схема устройства; на фиг, 2- схема блока регистра.Устройство для распределения заданий процессорам (фиг. 1),содержит каналы Г, каждый из которых,содержит соответственно триггер 2, регистр 3, блоки элементов И 4 и 5, элементы И 6-8, элемент И-НЕ 9, элементы ИЛИ 10-12, группу информационных выходов 13 устройства, блок 14 элементов И-ИЛИ, блок 15 элементов И, блок 16 элементов ИЛИ, элементы ИЛИ 17-19, элемент ИЛИ-НЕ 20, генератор 21 импульсов, блок 22 элементов И-ИЛИ, блок 23 регистров, группу информационных входов 24 устройства, группу выходов 25 блока 23, вход 26 разрешения записи блока 23, группу входов 27 блока 23, входы 28 и 29 синхронизации блока 23, сигнальный . вход 30 устройства, вход 31 запуска ус-.ройства.Блок регистров (фиг. 2) содержит блоки 32 элементов ИЛИ, элементы И 33, элементы ИЛИ 34 и 35, триггер 36, элементы И 37 и 38 и регистры 39.В исходном состоянии все элементы находятся в нулевом состоянии. Сигналы с нулевых выходов триггеров 2 5 10 5 20 25 ЗО 35 блок 23 регистров, Новыми элементами в устройстве являются группа16 элементов ИЛИ, элемент ИЛИ-НЕ 20,коммутатор 22 и в каждом каналебуферный регистр 3, первый - третийэлементы ИЛИ 18, 19 и 17, элементИЛИ-НЕ 20. Повышение надежности впредлагаемом устройстве обеспечивается за счет того, что заявки, привыполнении которых возникает отказ,возвращаются для обслуживания, чтоисключает их потерю. 2 ил. 2поступают на входы элемента ИЛИ 17, и с его выхода единичный сигнал поступает на инверсный вход элемента ИЛИ 19. На второй вход этого элемента поступает нулевой сигнал с выхода элемента ИЛИ 18, Регистры 3 находятся в нулевом состоянии, поэтому на выходах элементов ИЛИ 12 присутствуют нулевые сигналы, а на выходах элементов И-НЕ,9 - единичные сигналы. Злементы И 8 и блок 22 тоже закрыты.Злементы И 5 открыты, а элементы И 6 закрыты, так как триггеры 2 находятся в нулевом состоянии. Коды задач, поступающие на вход 24 устройства, через блок 16 элементов ИЛИ, блок 14 поступают на входы блока элементов И 5 первого канала 1, по синхросигналу с выхода генератора 21 поступают на выходы 13, одновременно код задачи с выходов блока элементов И 5 поступает на информацион- . ные входы регистра. 3.1 и по заднему фронту синхросигнала записывается в регистр 3.1. Код задачи с выхода блока элементов И 5.1 поступает через элемент ИЛИ 10 на,1-С входы триггера 2.1 и устананливает по заднему фронту триггер 2.1 в единичное состояние, При этом открывается блок элементов И 4.1 и элемент 6.1, обеспечивая тем самым поступление очередного запроса на выходы 13 второго канала 1.2. Код второй задачи, поступающий на входы 24, пройдя блок 16 элементов ИЛИ, блок 14, блок элементов И 4.1, поступает на входы блока элемента И 5.2 и по синхросигналу с1277111 Если все процессоры заняты, то на выходе элемента ИЛИ 17 присутствует нулевой сигнал, При этом на выходе элемента ИЛИ 19 присутствует единичный сигнал, который открывает блок 15 элементов И и закрывает поступление информации с выхода блока 16 элементов ИЛИ через блок 14. Поступающие очередные задачи через открытый блок 15 элементов И принимаются в блок 23 регистров. Теперь на выходах блока 23 регистров не нулевой сигнал, поэтому на выходе элемента ИЛИ 18 появляется единичный сигнал, который поступает на вход элемента ИЛИ 19. Рассмотрим работу блока 23 регистров. В начальном состоянии все регистры 39 установлены в нулевое состояние, триггер 36 - в нулевое состояние, на синхровходы 28 и 29 по-. ступает синхроимпульсы. Если на входах 27 появляется код задачи, то.он поступает через блоки элементов ИЛИ 32 на информационные входы всех регистров 39. Запись кода произойдет только в регистр 39.1, так как синхросигнал с входа 28 поступит на тактовый вход только этого регистра через открытый элемент И 33.1 и элемент ИЛИ 35.1. Все остальные элементы И 33 будут закрыты соответствующими сигналами с элементов ИЛИ 34, После записи кода первой задачи в регистр 39.1 появляется единичный сигнал на выходе элемента ИЛИ 34.1, который открывает элемент И 33.2 и закрывает соответствующий элемент И 33.1. В связи с этим код следующей задачи запишется в регистр 39.2, Далее коды задач записываются в описанном порядке. Если на входе 26 появляется единичный сигнал,свидетельствующий о том, что есть свободные процессоры, то информация регистра 39.1 по сннхроимпульсу с первого синхровхода поступает в освобовыхода открытого элемента И 6.2на выходы 13.2. Далее алгоритм работы устройства такой же, как и приприеме задачи в первый канал. Еслина вход 31 поступил сигнал о том,чтб.задача выполнена, то по синхросигналу с выхода генератора 21 сигналокончания выполнения задачи проходитчерез элемент И 7 на вход сброса триггера 2, который устанавливается внулевое состояние, и соответствующийканал снова готов к приему задачи. дившийся процессор. Далее необходимоинформацию, содержащуюся в блоке 23регистров, сдвинуть. Происходит этоследующим образом, Синхросигнал с 5 входа 28 через открытый элемент И37 запускает триггер 36, которыйоткрывает элемент И 38, При этомсинхросигнал с входа 29, который выдается с задержкой относительно син.хросигнала по входу 29, поступаетчерез открытый элемент И 38 и черезэлементы ИЛИ 35 на тактовые входывсех регистров 39. Так как каждыйрегистр связан с последующим черезблок элементов ИЛИ 32, то в них запишется информация из следующегорегистра. Таким образом, в первыйрегистр запишется информация второгорегистра, во второй - третьего и т.д.Синхросигнал по входу 29 устанавливает триггер 36 по своему заднемуфронту в нулевое состояние. Как только освободится один из процессоров, 25что соответствует появлению единичного сигнала на выходе элемента ИЛИ17, откроется блок 14 для передачиинформации с выхода блока 23 регистров. Информация с выходов 25 блока3 регистров поступает в освободившийся канал, Далее устройство функционирует аналогичноописанному.Рассмотрим работу устройства в случае,когда во время обработки задачи процессор выдает сигнал о неисправности, 35 Допустим, что в процессе обработкизадачи на вход 30 какого-либо каналапоступил сигнал, который сигнализирует о том, что процессор отказал.Это означает, что задачу,хранящуюсяв регистре 3 данного канала, необходимо повторно передать на входы устройства для выполнения ее в другомисправном процессоре. 45 При появлении сигнала о неисправности процессора на входе элемента И-НЕ 9 все сигналы оказываются единичными. Поэтому нулевой сигнал с его выхода, воздействуя на соответствую-50 щий инверсный вход блока 22, открывает его для передачи информации с вы-, хода регистра 3 на входы блока 16 элементов ИЛИ, Информация через блок 22 передается только при отсутствии 55 нулевого сигнала с выхода элементаИЛИ-НЕ 20, свидетельствующего о том, что на входе 24 есть заявка. Если на входах 24 запрос отсутствует, то код задачи с выходов регистра 3 через блок22, блок 16 элементов ИЛИ поступает в устройство аналогично инФормации, поступившей по входу 24. Далее по синхронизирующему сигналу с первогосвыхода генератора 21 код задачи, в зависимости от занятости процессоров, либо запишется в блок 23 регистров, либо сразу поступит в свободный процессор. Синхронизирующий сигнал с второго выхода генератора 22 через элемент И 8 поступает на вход элемента ИЛИ 1 и сбрасывает регистр 3. Таким образом, с выхода элемента ИЛИ 12 снимается единичный сигнал. На выходе элемента И-НЕ 9 появляется единичный сигнал, который разрешает другим каналам подключать выходы своих регистров 3 к выходу блока 22.Формула и з о б р е т е н и яУстройство для распределения заданий процессорам, содержащее блок регистров, первый блок элементов И-ИЛИ, блок элементов И, три элемента ИЛИ, каналы, каждый из которых включает триггер, первый и второй блоки элементов И, первый элемент ИЛИ, причем группа выходов блока регистров соединена с первой группой входов первого блока элементов И-ИЛИ и .с входами первого элемента ИЛИ, выход которого подключен к первому входу второго элемента ИЛИ, выход второго элемента ИЛИ соединен с входом первого блока элементов И-ИЛИ и блока элементов И, группа выходов которого подключена к группе входов блока регистров, выход третьего элемента ИЛИ подключен к инверсному входу второго элемента ИЛИ, группа выходов первого блока элементов ИгИЛИ подключена к группам входов .первого и второго блоков элементов И первого канала, первые входы первого и второго блоков элементов И каждого канала подключены соответственно к инверсному и прямому выходам триггера своего канала, группа выходов первого блока элементов И канала является соответствующей группой информационных выходов устройства и соединена с входом первого элемента ИЛИ своего канала, выход первого элемента ИЛИ канала подключен к 1 С - входам триггера своего канала, инверсные выходы триггеров каждого канала подключены к входам тре.тьего элемента ИЛИ, о т л и ч а ю щ е е с я тем,что, с целью повышения надежностиза счет уменьшения вероятности потери заданий, в него введены блок элементов ИЛИ, элемент ИЛИ-НЕ, второйблок элементов И-ИЛИ, а в каждый канал введены регистр, второй и третийэлементы ИЛИ, первый, второй и третий элементы И, элемент И-НЕ,причемгруппа информационных входов устройства подключена к первой группе входов блока элементов ИЛИ и к группевходов элемента ИЛИ-НЕ, группа выходов блока элементов ИЛИ подключенак второй группе входов первого блока элементов И-ИЛИ, к группе входовблока элементов И, выход элементаИЛИ-НЕ подключен к первым входамвторого блока элементов И-ИЛИ,группа выходов которого подключена квторой группе входов блока элементовИЛИ, в каждом канале группа выходовпервого блока элементов И подключена к группе входов регистра своегоканала, выходы которого подключенык соответствующей группе входов второго блока элементов И-ИЛИ, первыйвыход генератора импульсов подключенк первому входу первого элемента И,к второму входу первого блока элементов И и к синхровходу регистрапервого канала, выход первого элемента И каждого канала соединен свторым входом первого блока элемен тов И и синхровходом регистра следующего канала, выход первого элементаИ канала соединен с первым входомпервого элемента И следующего каналаединичный выход триггера каждого ка-.40нала соединен с вторым входом первогоэлемента И своего канала, инверсныйвыход триггера подключен к управляющему входу регистра своего канала,каждый вход запуска устройства подключен к первому входу второго элемента И одноименного канала, второйвыход генератора импульсов подключенк второму входу вторых элементов Иканалов, выход второго элемента Иподключен к входу сброса триггера ипервому входу второго элемента ИЛИсвоего канала, выход которого подключен к входу сброса регистра своегоканала, выходы регистра канала подключены к входам третьего элементаИЛИ своего канала, выход третьего элмента ИЛИ канала подключен соответствующему входу элемента И-НЕ своего1277111 Составитель М.Кудряшев Техред Й.Попович Корректор А.Ильин Редактор Е.Копча Заказ ббб 8/43 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., 4/5Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 канала, выход элемента И-НЕ каналаподключен к соответствующим входамэлементов И-НЕ других каналов и к инверсному входу третьего элемента Исвоего канала, выход которого подключен к второму входу второго элементаИЛИ своего канала, сигнальный входустройства подключен к единичномувходу триггера и к соответствующемувходу элемента И-НЕ своего канала,выход элемента ИЛИ-НЕ подключен кпервым входам третьих элементов И всехканалов, второй выход генератора импульсов подключен к вторым входамтретьих элементов И всех каналов,выход третьего элемента ИЛИ соединен свторым входом первого блока элементов И-ИЛИ и с входом разрешения зеписи блока регистров, первый и второйтактовые входы которого соединены соответственно с первым и вторым выходами генератора импульсов, группа выходов второго блока элементов И канала соединена с группой входов первогои второго блоков элементов И следующего канала.