Аналого-цифровой преобразователь

(51)4 Н 03 И ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОБРЕТЕН СТВ щит йдЮ(71) Харьковский ордена ТрудовогКрасного Знамени институт радиоэроники(56) Авторское свидетельствоВ 954572, кл. Р 01 С 19/00, 1Проблемы создания преобразлей формы информации. Ч.2.кова думка, 1980) с. 12-20. ить помехоустсич я процесса п тигается тем то СССР 980. овате К.: Н к ия,блокстр и, эл з.пАНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВ ТЕЛ ОПИСАНИЕ Н АВТОРСКОМУ С(57) Изобретениелительной технике ункциональные возм беспечения контрол раэования. Это д в аналого-цифрово содержащий блок 1 ний, первый блок 3 и второй 4 бло 5 сравнения, два блок 8 управлен 9 и 10, второй сдвигающий реги эквивалентност мент ИЛИ 15. 1 1 табл. носится к вычиспозволяет повыость и расширитьожности путем преобразователь,талонных напряжекоммутации, первыйсуммирования, блокгистра 6 и 7 ивведены регистры11 коммутации,12, элемент 13емент И 14 и элеаф-лы, 2 ил., ФСостояниеь-х разрядоврегистров остояние выхоов 1-го ключа ервого блока 2второго 11) оммутации Первый Второй 100 .эт/2 Изобретение относится к вычислительной технике и может быть исполь"зовано в разлйчньзх информационно-иэ"мернтельньзх системах, к которымпредъявляются повышенные требованияк достоверности получаемых результатов,Цель изобретения - повышение помехоустойчивости и расширение функциональных возможностей путем обеспече Ония контроля процесса преобразования,На фиг. 1 приведена функциональнаясхема устройства; на фиг. 2 - функционзльная схема блока управления.Ачалого-цифровой преобразователь 15содержит блок 1 эталонных напряжений,,блок 2 коммутации, блоки 3 и 4 суммирования, блок 5 сравнения, регистры6 и 7, состоящие из триггеров, блок8 управления, регистры 9 и 10, втерой 20блок 11 коммутации, сдвигающий регистр 12, элемент 13 эквивалентности,элемент И 14, выход которого являетсяшиной контроля, элемент ИЛИ 15. Блок8 управления содержит шину 16 "За" 25пуск", генератор, 17 импульсов, элемент И 18 и сдвигающий регистр 19,Сущность алгоритма уравновешивания преобразуемой величины, положенного в основу предлагаемого устройства, заключающийся в уравновешиваниинапряжений (токов) П и Ое Пе + Ь = П);П, = 14 + О, (1) где П, =а.(1) - э +сс (1)- + с.(2) в - +ф(2) ++э(п)+Оф(и)-Д-=)чи - разрядность регистров 6, 7,9 и 101а,(з.) о(,(ь) Ю (1) и М, (3.) - двоичные коэффициенты, определяе.мые состояниями з.-х разрядоврегистров 6 и 7 и 9 и 10 соответственно;У - величина уравновешивающегоэталона, который может бытьположительным нли отрицательным, причем П , = Ь 2 Ь -дискретность преобразования),После окончания цикла уравновеши-вания сумма значений величин Пз и Ппостоянна и определяется соотношением,Ц + П Ь(2" -2)(2) Иа прямом выходе блока 5 сравненияна любом -м такте уравновешиваниявырабатывается код результата сравнения У (з.) " 1 (на инверсном выходеэе(з.) О), если П,У , и код э 6 (з.) 0(М (1)1) - в противном случае,Источник 1 вырабатьзвает на своихвыходах следующие эталонные напряжения (токи; У /2 т Пэт /4 т в е е уУзт /2 т,Пэт /2. Каждая эталонная величинаЬту- (1 1,2,3и) подключается квходам з.-х ключей первого 2 и второго11 блоков коммутации,Первый блок 2 (второй 11) коммутации представляет собой набор из птрехпозиционных аналоговых ключей,Работой каждого клю а управляют прямые выходы соответствующих разрядоврегистров 6, 7, 9 и 10.В таблице показаны состояния выходов любого з.-го ключа блоков 2 и 11коммутации в зависимости от состояниях-х разрядов управляющих регистров. УПричем з.-е разряды первого (третье го) 6(9) и второго (четвертого) 7(10) регистров одновременно не могут находиться в единичном состоянии, тах как последйие определяются парафаэнымн выходами блока 5 сравнения, Поэтому состояния выходов з.-го ключа блоков 2 и 11 коммутации для такой комбинации входов не определены (таблица).Блок 8 управления последовательно на каждом из своих выходов вырабаты-, 125623Б, =3(1-21) 1 2+3(п) 2 Ь(2 -1)1 = 1,2,2 п,где В (ф) = 1, если ( ) Ф О, и 8в противном случае. Погрешность преобразования 1 при возникновении сбоя на 1-м такте определяется с разностью величин 21 и Б; ь= П (1.-1) +Ь 2 1-3(1-21)-3(п)10х 21 ч(2 -1), 1 = 1,2,., 2 пгде ь У (0) = УЕсли учесть, что величина лЪ(1-1),1(11) не может быть больше 15и веса разряда и 2 , на котором происходит сбой, то из соотношения (7) видно, что величина погрешности преобразования /б/2 Ь при возникновении единичного сбоя на любом из тактов 20 уравновашивания.При отсутствии сбоев и динамических погрешностей в процессе работы устройства любые три последовательных результата сравнения не могуг быть 25 эквивалентными (равными), т.е. для любых последовательных сравнений комбинации кодов результатов сравнений 111 и 000 являются запрещенными, По появлению таких комбинаций можно судить о возникновении сбоя, динамической погрешности или превышении значения преобразуемой величины У верхней или нижней границ диапазона преобразуемых величин, В предлагаемом устройстве этот контроль осуществляется с помощью трехразрядного сдвигающего регистра 12 (в который записываются последовательные результаты сравнения), элемента 13, элемента И 14 и элемента ИЛИ 15. По появлению импульса на выходе элемента И 14 на тактах, начиная с третьего (при этом на выходе элемента ИЛИ 15 единичныи импульс)р мОжнО судить О Воз 45 никновении сбоя или динамической погрешности в процессе преобразования,Таким образом, аналого-циФровой преобразователь обладает повышенной помехоустойчивостью к воздействию имО пульсных помех и сбоям в элементах его структуры, повышенной способностью к коррекции динамических погрешностей, вызванных изменением сигнала за время преобразования. Формула изобретения1. Аналого-цифровой преобразователь, содержащий первый блок коммуОб бтации, блок эталонных напряжении, первый и второй блоки суммирования, блок сравнения, первый и второй регистры и блок управления, установочный выход которого соединен с входами сброса в "0" первого и второго регистров, первые входыустановки в "1" всех разрядов первого регистра объединены и соединены с первым выходом блока сравнения, первые входы установки в "1" всех разрядов второго регистра объединены и соединены с вторым входом блока сравнения, вторые входы установки в "1" разрядов первого и второго регистров поразрядно объединены и соединены с соответствующими нечетными выходами блока уггравления, первый вход первого блока суммирования является шиной преобразуемого напряжения, вторые входы первого блока суммирования соединены с первыми выходами первого блока коммутации, выход первого блока суммирования соединен с первым входом блока сравнения, выходы источника эталонных напряжений соединены с соответствующими первыми входами первого блока коммутации, вторые входы которого в каждом разряде соединены с выходами соответствующего разряда первого регистра, третьи входы блока коммутации - с выходами соответствующего разряда второго регистра, вторые выходы первого блока коммутации соединены с общей шиной, третьи выходы -с первыми входами второго блока суммирования, выход которого соединен свторым входом блока сравнения, о т -л и ч а ю щ и й с я тем, что, сцелью повышения помехоустойчивостии расширения Функциональных возможностей путем обеспечения контроляпроцесса преобразования, в него введены второй блок коммутации, третийи четвертый регистры, сдвигающий регистр, элемент эквивалентности, элемент И, элемент ИЛИ, при этом первыевходы второго блока коммутации соединены с выходами блока эталонныхнапряжений, вторые входы - .с выходамисоответствующих разрядов третьего регистра, третьи входы - с выходамисоответствующих разрядов четвертого регистра, вход сброса в "0" которогообъединен с входом сброса в "0" третьего регистра и соединены с установочным входом блока управления,первые входы установки в "1" всех разрядов третьего регистра объединены и1256206 ЩЖ Составитель А. ТитоТехред А. Кравчук Корректор С.Черни Редакто улла каз 4836/57 Тираж 816 Государственно елам изобретении Москва, Ж, Р одписноР,В о комитета СССи открытийуш:кая наб д фическое предприятие, г. Ужгород, ул роизводственно-п ектная, 4 соединены соответственно с первым выходом блока сравнения, первые входыустановки в "1" всех разрядов четвертого регистра объединены и соединеныс вторым выходом блока сравнения, авторыевходы установки в "1" третьего и четвертого регистров поразряднообъединены и соединены с соответствующими четными выходами блока управления, причем третьи входы первогоблока суммирования соединены с первыми выходами втордго блока коммутации, вторые выходы которого соединены с вторыми входами второго блокасуммирования, а третьи выходы - собщей шиной, первый выход блока сравнения соединен с входом сдвигающегорегистра, выходы которого соединенысоответственно с входами элементаэквивалентности, выход которого соединен,с первым входом элемента И,второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с соответствующими выходамиблока управления, выход элемента Иявляется шиной контроля.5 2. Преобразователь по п; 1, о тл и ч а ю щ и й с я тем, что,блок управления выполнен на генераторе импульсов, элементе И, сдвигающем реои, стре, при этом прямой выход старшего разряда сдвигающего регистра соединен с первым входом элемента И, второй вход которого соединен с выходом генератора импульсов, выход эле мента И подключен к входу синхронизации сдвигающего регистра, причем шина "Запуск" является входом установки в "О" сдвигающего регистра и установочным выходом блока управления, а 20 выходы разрядов сдвигающего регистра,являются соответствечно нечетными и, четными выходами блока управления.