Ассоциативное запоминающее устройство

,80124303 111 С 15/ ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ С 8 ИДЕТЕЛЬСТВУ льдюшев ивные эапо р, 1982, СССР Оф 198(57) Изобретенительной технике ЗАПОМИНАЮ Е УСТычисли спольНОСИТСЯ К ожет быть зовано для распосигналов, в автоварях и т.п Целвышение надежнос навания и с сл атизированныхь изобретени я - по- Ассои устроист М СЬ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ.56) Кохонен Т. Ассоциаающие устройства, М.: Мис, 173.Авторское сУ 1174988, кл. С 11 С 1 циативное запоминающее устройствосодержит первый и второй адресные накопители, счетчики адресов, дешифратор, элементы И с первого по четвертый, элемент ИЛИ, первый триггери компаратор. Цель изобретения достигается введением второго триггера,элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элементов И с пятого по десятый, третьегоадресного накопителя. В процессе работы устройства в первый адресныйнакопитель записывается сравниваемаяинформация, а второй и третий адресные накопители содержат хранимыепоследовательности слов (во второмнакопителе они записаны по порядкуот меньшего адреса к большему, ав третьем - от большего к меньшему).12430Изобретение относится к вычислительной технике и может быть использовано для распознавания и синтезасигналов, в автоматизированных словарях и т.п.Цель изобретения - повышение надеж 5ности устройства.На фиг. 1 изображена структурнаясхема ассоциативного запоминающегоустройства; на фиг. 2 - размещениеинформации во втором и третьем адресных накопителях; на фиг. 3 - временные диаграммы работы устройства.Устройство (фиг, 1) содержит первый адресный накопитель 1, состоящийиз И ш-разрядных регистров 2, первыйдешифратор 3, первый счетчик 4 адресов, элементы И 5-14 с первого по десятый, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15,элемент ИЛИ 16, компаратор 17, второй 18 и третий 19 адресные накопители, элемент 20 задержки, второй счетчик 21 адресов, элемент НЕ 22, первый 23 и второй 24 триггеры.В накопителях 18 и 19 записаны=1, Й) ш-разрядных слов причем каждая последовательность отделена отсмежных кодом конца последовательнос- Зти (в ш-разрядах "1"). В накопителе 18 слова последовательности Ь, за. -писаны в ячейки накопителя по поряд-.ку от меньшего адреса к большему,а в накопителе 19 - от большегок меньшему. Каждой последовательностиЬ в накопителе 18 соответствует по/,следовательность Ь в накопителе 19и наоборот (фиг, 2) . Возможны дваслучая: первый, когда последователь/ 40ности Ь и Ь равны по длине (фиг.2 б);второй, когда не равны (фиг, 2 5,ь).В случае неравенства длин этих последовательностей, последовательностьс меньшей длиной дополняется до балык 1145шей словами с "нулевой информацией.Устройство работает в двух режимах, которые задаются подачей соответствующего потенциала на элементИСКЛЮЧАЮЩЕЕ ИЛИ 15."Режим 1 - логическая 1.Режим 2 - логический О.При включении устройства в работурегистры 2 накопителя 1, счетчики 4и 21 сбрасываются, а триггер 24 устанавливается в нулевое" состояние.На первом этапе производится запись сравниваемой последовательностив накопитель 1. Как только на инфор 36мационные входы накопителя 1 поступает слово с "нулевой" информацией,срабатывает элемент И 6, что приводит к сбросу счетчика 4 и прекращению записи в накопитель 1 (фиг. За),На втором этапе производится сравнение последовательности, записаннойв накопителе 1, с последовательностями, записанными в накопителях 18и 19. Считывание слов последовательностей из накопителей 1, 18 и 19 производится синхронно по поступлениюимпульсов счета на счетные сходысчетчиков 4 и 21. В режиме 1 словадля сравнения считываются с накопителя 18, а в режиме 2 с накопителя 19.Считанные слова поступают на первые и вторые входы компаратора 17.Результат сравнения двух слов с выхода компаратора 17 поступает на вход Стриггеров 23 и 24, которые тактируются сигналом Несовпадение . В первомтакте цикла сравнения с накопителей 18 и 19 считывается код концапоследовательности (фиг. 2 й и 3 б; Ь,2, О, Е), в результате чего срабатываетэлемент И 7, что приводит к удержанию счетчика 4 в сброшенном состоянии и подаче логической "1" на вход 0триггера 23, компаратор 17 выдаетсигнал Несовпадение и т,д,Если в ходе сравнения слов последовательностей компаратор 17 не выдални одного сигнала "Несовпадение",то триггер 14 не меняет своего состояния - "Совпадение" (фиг,З, е,).Далее производится проверка того,что вся последовательность, записанная в накопителе 1, считана. На третьем этапе (фиг. З,и) производится вывод последовательности из накопителей 18 и 19 соответствующей последовательности, записанной в накопителе 1, через элемент И 5 в порядке поступления импульсов счета на соответствующий счетный вход счетчика 21.Цикл вывода заканчивается в тот момент, когда с накопителей 18 и 19 считывается код конца последовательности. Формула изобретения Ассоциативное запоминающее устройство, содержащее первый и второй адресные накопители, первый и второй счетчики адресов, дешифратор, элементы И с первого по четвертый, эле 3 124 30 мент ИЛИ, первый триггер и компаратор, однй из входов которого подключены к выходам первого адресного накопителя, адресные входы которого соединены с выходами дешцфратора, входы которого подключены к выходам первого счетчика адресов, другие входы компаратора подключены к входам третьего элемента И и выходам второго адресного накопителя, адрес- О ные входы которого соединены с выходами второго счетчика адресов, выход компаратора подключен.к первому входу первого триггера, к второму входу которого подключен выход третьего 5 элемента И, выход первого триггера подключен к первому входу четвертого элемента И, второй вход которого подключен к выходу третьего элемента И, входы элемента ИЛИ подключены к выхо-о дам второго и третьего элементов И, а выход элемента ИЛИ подключен к од - ному из управляющих входов первого счетчика адресов, о т л и ч а ю - щ е е с я тем, что, с целью повыше ния надежности устройства, в него введены второй триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И с пятого по десятый, элемент НЕ, элемент задержки и третий адресный накопитель, выходы и адресные входы которого соединены соответственно с выходами и адресными входами второго адресного накопителя, входы пятого элемента И подключены к выходам первого адрес 35 ного накопителя, а выход подключен Зб 4к третьему входу четвертого элемента И, первый вход второго триггерасоединен с выходом компаратора, второй вход - с выходом четвертого элемента И, а выход подключен к одномуиз входов первого элемента И, другиевходы которого подключены к выходамвторого и третьего адресных накопителей, выход второго триггера подключен к одному из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к входу шестого элемента И и через элемент НЕ - к входу седьмогоэлемента И, выходы шестого и седьмого элементов И подключены к управляющим входам второго и третьего адресных накопителей и к входам восьмого и девятого элементов И соответственно, выходы восьмого и девятогоэлементов И подключены к управляющимвходам второго счетчика адресов, выход второго триггера через элементзадержки подключен к первому входудесятого элемента И, второй вход которого соединен с выходом третьегоэлемента И, а выход подключен к управляющим входам первого адресного накопителя, второго триггера и второгосчетчика адресов, другие входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элементов Ис шестого по девятый, первого адресного накопителя являются управляющимивходами устройства, информационнымвходом которого являются входы первого адресного накопителя и входывторого элемента И./52 Тираж 543 НИИПИ Государственного кпо делам изобретений и 35, Москва, Ж, Раушск е одписССР каз 37 открьгтиия наб д. 4 ект Производственно-полиграфическое предприятие, г.ужго 3ц с ь тфцФ 1 1 ьь Ъ, а ЬЬ Ъ