Устройство для управления преобразователем с широтно импульсной модуляцией

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 4 Н 02 М 7/ ВСЕСййРна 13вааьтац ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский ордена Ленина и ордена Трудового Красного Знамениинститут инженеров железнодорожного транспорта(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПРЕОБРАЗОВАТЕЛЕМ С ШИРОТНО-ИМПУЛЬСНОЙМОДУЛЯЦИЕЙ(57) Изобретение относится к электротехнике и может быть использованово вторичных источниках питания сширотно-импульсной модуляцией выходного напряжения. Цель изобретения ЯО 1239807 повышение быстродеиствия и упрощение, Устройство содержит генератор кодов модуля синусоидального сигнала (ГКМСС) 1, компаратор 2, генератор 3 кодов сигнала треугольной формы, распределитель 4 импульсов управления, эадатчик 5 частоты, делйтель 6 частоты, ГКМСС 1 выполнен на счетчике 7 развертки, задатчике 8 кода глубины модуляции, запоминающем устройстве (ЗУ) 9. При этом введение в ГКМСС 1 сумматоров 10, 11 и 18 и выполнение его на триггерах 12, 13 и 14 и втором ЗУ 15 и исключающих элементах ИЛИ 16 и 17 позволяет осуществить сннусоидальное вы- Я ходное напряжение устройства при про стоте реализации выбранного алгоритма регулирования выходного напря- в жения, при котором выполняются операции суммирования и вычитания кодов, 5 ил.апай1 12Изобретение относится к преобразовательной технике и может быть использовано для управления преобразователями с широтно-импульсной модуляцией (ШИИ) выходного напряжения,Целью изобретения является повышение быстродействия и упрощениеНа фиг. 1 представлена функциональная схема устройства; на фиг.2-5диаграммы на выходных элементах генератора кода модуля синусоидальногосигнала с последовательным уменьшением амплитуды выходного сигнала (кодовая информация на выходах элементов показана в виде прямопропорциональных им напряжений),Устройство содержит генератор 1кодов модуля синусоидального сигнала, выход которого соединен с одним из входов компаратора 2, к другому входу которого подключен выход генератора 3 кодов сигнала треугольной Формы, а выход компаратора 2 соединен с распределителем 4импульсов управления по вентилямпреобразователя, причем вход генератора 3 кодов сигнала треугольнойформы подключен к выходу задатчика 5частоты, выход которого соединен через делитель 6 частоты с входом прямого счета счетчика 7 развертки, атакже задатчик 8 кода глубины модуляции и первое постоянное запоминающее устройство (ПЗУ) 9, при этом генератор 1 кодов модуля синусоидального сигнала содержит первый 10 ивторой 11 сумматоры, первые информационные входы которых поразряднообъединены и подключены к выходнымразрядам задатчика 8 кода глубинымодуляции, вторые информационныевходы первого 10 и второго 11 сумматоров соответственно подсоединены кпрямым и инверсным выходным разрядамсчетчика 7 развертки, выход прямогопереноса которого соответственноподключен к входам установки в нольи в единицу первого 12 и второго 13триггеров, входы установки в единицу первого 12 и третьего 14 триггеров подключены к выходу переносапервого сумматора 10, выходные разряды которого подключены к адреснымвходам первого постоянного запоминающего устройства 9, входы установкив ноль второго 13 и третьего 14 триггеров подсоединены к выходу переносавторого сумматора 11, выходные разряды которого подключены к адресным2 5 10 15 20 25 ЭО 35 40 45 50 55 входам второго постоянного запоминаю. щего устройства 15, выходные разряды первого 9 и второго 15 запоминающего устройства подсоединены соответственно к информационным входам первого 16 и второго 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющие входы которых соответственно соединены с выходами первого 12 и второго 13 триггеров, выходные разряды первого 16 и второго 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к первому и второму информационным входам третьего сумматора 18, вход сигнала переноса которого подсоединен к выходу третьего триггера 14.Усгройство работает следующим образом.Компаратор 2 сравнивает коды, поступающие на его входы с выхода генератора 1 кодов модуля синусоидального сигнала и с выхода генератора 3 кодов сигнала треугольной формы, и Формирует в моменты их равенства импульсы, которые распределяет по вентилям преобразователя распределитель 4 импульсов управления. При изменении выходной частоты задатчика 5 происходит регулирование частоты выходного напряжения, Делитель 6 определяет кратность частоты разверт ки модулируемого кода сигнала треугольной Формы на выходе генератора 3 по отношению к выходному сигналу генератора 1 кодов модуля синусоиды.С выхода задатчика 5 частоты через делитель 6 импульсы высокой час-. тоты поступают на вход счетчика 7 развертки, на выходных разрядах инверсного кода присутствует линейно убывающий код в этом же интервале времени. При нулевом выходном коде задатчика 8 кода глубины модуляции, который соответствует максимальному выходному напряжению силового преобразователя выходной код первого 10 и второго 11 сумматоров повторяет код соответственно на выходных разрядах прямого и инверсного кода счетчика 7 развертки, в соответствии с которым из первого 9 и второго 15 ПЗУ считывается код предварительно записанной кривой полупериода синусоиды, причем из первого ПЗУ 9 выходной код считывается при изменении кода ацреса от нулевого до максимального, а из второго ПЗУ 15 наоборот - выходной код считывается при50 55 з 12 изменении кода адреса ат максимального до нулевого. При нулевом выходном коде задатчика 8 глубины модуляции в каждый момент времени выходной код на выходах первого 9 и второго 15 ПЗУ одинаков (фиг;2) и третий сумматор 18 осуществляет арифметическое сложение этих кодов, которые проходят без изменения через первый 16 и второй 17 логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.Логические элементы 16 и 17 работают в соответствии со следующим логическим условием. При наличии на управляющем входе логического нуля их выходной кад повторяет входной информационный код. При логической единице на управляющем входе выходной код логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17 является инверсным по отношению к входному, Управление этими элементами осуществляет. ся соответственно первым 12 и вторым 13 триггерами (фиг.2-5), третий триггер 14 осуществляет коррекцию младшего разряда переноса третьего сумматора 18 путем формирования логической единицы при операции вычитания и формирование логического нуля, когда третий сумматор 18 осуществляет операцию суммирования, Переключение выходных кодов триггеров 12-14 происходит в соответствии с моментами формирования нулевых кодовых состояний на выходах прямого переноса счетчика 7 развертки, первого 10 и второго 11 сумматоров. При увеличении выходного кода задатчика 8 глубины модуляции линейно возрастающий код на выходе первого сумматора 10 по отношению к линейно возрастающему выходному коду счетчика 7 развертки сдвигается влево, а линейно убывающий код на выходе второго сумматора 11 сдвигается вправо. Первый сумматор 10 работает в режиме суммирава ния входных кодов, а второй сумматор 11 в режиме вычитания. При этом в соответствии со сдвигом адресных кодов на выходных разрядах первого 10 и второго 11 сумматоров информация на выходе первого 9 и второго 15 ПЗУ также сдвигается влево для первого ПЗУ 9 и вправо для второго ПЗУ 15, Так как в ПЗУ 9 и 15 записан кад только палупериода кривой синусоиды, то операции суммирования для получения на выходе третьего сумматора 18 кода модуля синусаидальнога сигнала. 5 10 15 20 25 30 35 ао 45 регулируемого па амплитуде, недостаточна,Так для момента времени 7(фиг.З) необходимо из выходного кода первого ПЗУ 9 вычесть выходной кад второго ПЗУ 15, в интервале с, - сь осуществить операцию сложения выходных кодов первого 9 и второго 15 ПЗУ, а в интервале времени - сиз выходного кода второго ПЗУ 15 вычесть выходной код первого ПЗУ 9. Далее указанные операции повторяются, Третий сумматор 18 в совокупности с логическими элементами ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 16 и 17 образуют арифметическое устройство, которое и выполняет указанные операции под воздействием управляющих сигналов с выходов триггеров 12-14.При дальнейшем увеличении кода на выходе задатчика 8 кода глубины модуляции интервал ь, -(фиг,4) суммирования выходных кодов первого 9 и второго 15 ПЗУ уменьшается, и г;ри максимальной величине кода задатчика 8 глубины модуляции интервал , -вырождается в ноль, при этом в моменты времени- , из выходного кода первого ПЗУ 9 вычитается выходной кад второго ПЗУ 15, а в интервале времени- сиз выходного кода второго ПЗУ 15 вычитается выходной кад первого ПЗУ 9 с помощью третьего сумматора 18, При этом выходной сигнал генератора 1 кодов модуля синусаидальнаго сигнала вырождается в линию с нулевой амплитудой вдоль аси г. (фиг.5).Таким образом, предлагаемое устройства позволяет осуществить синусоидальную ЮП 01 выходного напряжения си" лавага преобразователя с высоким быстродействием при простоте реализации выбранного алгоритма регулирования выходного напряжения, при ка. тором выполняются операции суммиравания и вычитания кодов Формула изобретения Устройство для управления преобразователем с широтно-импульсной модуляцией, содержащее счетчик развертки, задатчик када глубины модуляциинастоянное запоминающее устройства, генератор кодов модуля синусоидальнога сигнала, выход которого соединен с одним входом компаратора, к другому входу которого подключен вы 3 12398 ход генератора кодов сиг ала треуголь. ной формы, выход компаратора соединен с распределителем импульсов управления по вентилям преобразователя, вход генератора кодов сигнала треугольной формы подключен к выходу задатчика частоты, выход которого соединен через делитель частоты с входом прямого счета счетчика развертки, о т л ич а ю щ е е с я тем, что, с целью повьппения быстродействия и упрощения, генератор кодов модуля синусоидального сигнала снабжен первым и вторым сумматорами, первые информационные входы которых поразрядно объединены и подключены к выходным разрядам задатчика кода глубины модуляции, вторые информационные входы первого и второго сумматоров соответственно подсоединены к прямым и инверсным выходным разрядам счетчика развертки, выход прямого переноса которого соответственно подключен к входам установки в "О" и в "1" первого и второго триггеров, входы установки 25 в "1" первого и третьего триггеров 07 6подключены к выходу переноса первого сумматора, выходные разряды которого подключены к адресным входам первого постоянного запоминающего устройства, входы установки в "О" второго и третьего триггеров подсоединены к выходу переноса второго сумматора, выходные разряды которого подключены к адресным входам второго постоянного запоминающего устройства, выходные разряды первого и второго запоминающих устройств подсоединены соответственно к информационным входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющие входы которых соответственно соединены с выходамипервого и второго триггеров, выходные разряды первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены соответственно к первому и второму информационным входам третьего сумматора, вход сигнала переноса которого подсоединен к выходу третьего триггера, а выход является выходом генератора кодов модуля синусоидального сигнала.1239807 г 8 Составитель О.Парфеноицика Техред М.Ходанич мчик Коррект Редак Тираж 631арствеяного комитета ССизобретений и открытийЖ, Раушская наб., д аказ 34 Производственно-полигра ое предприятие