Устройство для возведения в квадрат

(57) Иэоби цифров ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ОПИСАНИЕ ИЭО 7396/24-2406,84(71) Институт проблем мв энергетике АН УССР(56) Авторское свидетел9 881739, кл. С 06 Р 7/Авторское свидетельсУ 1198517, кл. С 06 Р 714.05,84. ЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В етение относится к облас й вычислительной техники и может использоваться в различныхсистемах моделирования и автоматического управления, в системах с аппаратурной реализацией функций, гденеобходимо возводить в квадрат квантованные по времени и по уровнюфункции. Цель изобретения - расширение функциональных возможностей вчасти обработки как положительных,так и отрицательных чисел, представленных в дополнительном коде,Устройство для возведения в квасодержит генератор импульсов, двреверсивных счетчика, делитель частоты и управляемый делитель частоты,два коммутатора, схему сравнения,вычитатель сумматор, группу из (п"1.) элементов И-НЕ. 1 ил.12397 ства,15Устройство содержит генератор 1импульсов, делитель 2 частоты, первый и второй коммутаторы.3,1 и 3,2,первый реверсивный счетчик 4, схему5 сравнения, многоразрядный вычитатель 6, управляемый делитель 7 частоты группу иэ п) элементов И-сНЕ 8, вход 9 сигнала логической еди-ницы, информационный вход 1 О, вход11 знакового разряда, выход 12 старших разрядов, выход 13 младших разрядов, второй реверсивный счетчик14, трехвходовый многоразрядный сумматор 15.ЗОУстройство работает следующим об-разом,В исходном состоянии делитель 2частоты, управляемый делитель 7 частоты и реверсивные счетчики .4 и 14 обнулены. При поступлении на входы уст 35ройства кода аргумента Х, представленного в дополнительном коде в видеХ ХфХ ф,фХгде Х - значение знакового разряда аргумента, Х и Х -соответственно старший и младшийразряды мантиссы причем Х поступает на вход 11 знакового разряда устройства, а значения разрядов мантиссы Х поступают на информационныйвход 10 устройства, схема 5 сравне-ния. вырабатывает на выходе "Больше"значение единицы до тех пор, покакод, поступающий на ее второй входбольше кода, поступающего на ее первый вход, в результате действия ко"торой коммутатор 3,1 коммутируетсвой первый вход с первым выходом иподключает выход делителя 2 частотык суммирующему входу реверсивногосчетчика 4, а выход управляемого делителя 7 частоты, коммутатор 3.2 подключает к суммирующему входу реверсивного счетчика 14, Когда на выходе но равна При этом количество импульсов,поступившее на суммирующий вход реверсивного счетчика 14, равно 50 2 Х Х а=ТГ, = ---ср 2 г ф Изобретение относится к цифровой вычислительной технике, в частности к устройствам для обработки данных,. и может быть использовано в системах моделирования, автоматического управ-, 5 ления, в устройствах дискретной обработки сигналов.Цель изобретения - расширение Функциональных возможностей в части обработки как положительных, так и отрицательных чисел, представленных в допелнительном коде,На чертеже представлена функциональная схема предлагаемого устрой 13 3реверсивного счетчика 4 появляется значение кода Х равного коду мантиссы аргумента Х,Х, на выходе "Больше" схемы 5 сравнения появляется значение логического нуля, а на выходеРавно появляется значение единицы, которое обнуляет делитель 2 частоты и управляемый делитель 7 частоты.Время Т, за которое на выходе реверсивного счетчика 4 накопляется значение кода Х; численно равного коцу мантиссы входного аргумента Х 1,рХ, равно,2ХТ=9 где 2 - коэффициент деления делитеиля 2 частоты;Г - частота генератора 1 импульсов,На управляющий вход вычитателя 6 в течение всего времени Т поступает код "Оп, а на информационный вход с выхода первого реверсивного счетчика 4 - код у, передаваемый в данном слу- чае беэ изменения на выход вычитателя.В соответствии со схемой соединения управляемого делителя 7 частоты минимальная частота Еп;, на его выходе равна Ей2 па максимальная частота соответствен-,2(Х)+ 2 Х Ещц 2" 2 " Средняя частота за время Т на выходе управляемого делителя 7 частоты равна Е,1 и+ Е гпах Х45 р = 2 2 й Таким образом, на выходах трехвхорового многоразрядного сумматора 15 появляется значение (и) старших разрядов квадрата входного аргумента ХХп, представленного в дополнительном коде, а на.выходе 1315 ЬХ=Х-Х зпоявляются младшие (и+1) разрядовквадрата входного аргумента ХХ.На этом начальный этап рабаты устройства закончен,При поступлении на входы 1 О и 11устройства следующего кода аргумен"ф ( ( (та Х ,Х Х схема работает слефф м1дующим образом,Если принять для определенности,что новое значение кода мантиссы( 1Х Хп по абсолютной величинеменьше предыдущего значения кода мантиссы Х, ,Х на величину, равнуюЬХ, т,е,тогда схема сравнения вырабатывает значение единицы на выходе Меньше в соответствии с которым коммутатор 3,1 подключает вьгход делителя 2 ча стоты к вычитающему входу реверсивного счетчика 4, а коммутатор 3,2 подключает выход управляемого делителя 7 частоты к вычитающему входу реверсивного счетчика 14. 25Схема 5 сравнения вырабатывает значение единицы на выходеМеньше" до тех -пор, пока на выходе реверсивного счетчика 4 не появляется значе. ние кода Хравногокоду мантиссы/аргумента Х .,Х, При равенстве их на выходе "Меньше" схемы 5 сравнения вырабатывается значение логического нуля, а на выходе "Равно" .схемы 5 сравнения - значение едини 35 цы, которое, обнуляет делитель 2 частоты и управляемый делитель 7 частоты.,Время Т , за которое на выходе реверсивного счетчика 4 появляется значение кода Х , численно равное ко.ду мантиссы аргумента ХХ.,равно Средняя частота за время Т на .выходе управляемого делителя 7 частоты равна Количество импульсов 2, поступив(шее за время Т на вычитающий вход реверсивного счетчика 14 равно2=Т Г =Х - (Х) Таким образом, на выходе.реверсивного счетчика 14 появляется значение кода, равноеЯ 2 / 2 ( 22-2 =Х - (Х -(Х ) )=(Х ) у которого (и+1) младших разрядовравны (п+1) младшим разрядам квадра-.та аргумента, представленного в да+ (палнительном коде Х ,Х ,Х ,а(п) старших разрядов квадратааргумента в соответствии со схемойсоединения входов трехвходовага многоразрядного сумматора 15, снимаютсяс выхода 12 старших разрядов устройства,Аналогично работает схема, еслиновое значение кода мантиссы ХХ па абсолютной величине большепредыдущего. значения кода мантиссы(Х,.. Х,Работа схемы может быть проиллюстрирована также на конкретном численном примере, когда тактовая частота работы генератора 1 импульсов равена 10 Гц, На вход предлагаемогоустройства поступает число Х=-220,представленное в двоичном дополнительном коде с разрядностью мантиссы,8разрядов.и2 ЬХ Т = Е 2 (Х-Х ) Г На управляющий вход многоразрядного вычитателя 6 в течение времени Т поступает код "1", в результате на выходе формируется код значения50 (у 1) код у - код, поступаю 1 ций на его информационный вход, Максималь(ная частота Й;на выходе управля" емого делителя 7 частоты равна2(Х)+1 2 Х Е ----- -1 Е= -- - ф Гф 2" 2 йа минимальная частота соответственноравна Х=-220=.100100100,При этом, Х=1, а численное значение мантиссы аргумента Х=36, Время Т при этом равно2 Х .2 36Т= -- =-с10Средняя частота на выходе управляемого делителя 7 частоты равна36Г =10 Гц.2Количество импульсов, поступившее на суммирующий вход реверсивного счетчика 14 равно(и+1)младшихразрядаЕ= 0000010 (и) старших разряда С выхода группы иэ (и) элементов И-НК 8 на второй вход трехвходового многоразрядного сумматора 15 поступает инверсное значение (и) младших разрядов мантиссы аргумента, . равное. 1011011, На первый вход трехвходового многоразрядного сумматора 15 поступают значения (и) старших 20 раэряддв выходного кода реверсивного счетчика 14 и с учетом того, что на вход переноса трехвходовоГо много - разрядного сумматора 15 значение лоГической единицы поступает только ,25 в младший (-й разряд на выходе многоразрядного сумматора 15 образуется следующий код 1011110, так как 2=0000010 (и) старших разряда 0000000001011110 который равен старшим (и) разрядам35 результата возведения числа Х=-220 в квадрат.Таким образомХ =101110 . 100010000=(-220)(и) стар- (ие 1) младшие рае- еошие разряды ряды результата,результата, снимаемые с выхоснимаемые с да 13выхода, 12 100010 45При поступлении нового значенияХ=-224, представленного в двоичномдополнительном коде Х=1,00100000 еи=-224, численное значение мантиссыаргумента Х =32 а значение ЬХ рав50но д Х=36-32=4. При возведении в квадрат положительных чисел устройство работает 55аналогично, однако при этом необходимо учитывать, что с выходов (и) элементов И-НЕ всегда будет при этомсниматься код, равный 111111,В 2 4 Т= -- -с,1 Ое2 36 36 еЕ= в в- 10 =1296, 10 2 При этом время работы устройстваравно Средняя частота на выходе управ- ),ляемого делителя 7 частоты равна 2 36+32 е 68 е Й = -- 10 .-= - 10 Г 2 ф 2 Ц, Количество импульсов, поступившее на вычитающий вход реверсивного счетчика 4, равно2 4 68 10 еЕ=Т й =-- =272сР Де) 28ф Таким образом, на выходе реверсивного .счетчика 14 появляется значение кода, равное С выхода линейки из (и),элементов И-НЕ на второй вход трехвходового многоразрядного сумматора 15 поступает инверсное значение (и) младших разрядов кода мантиссы аргумента, тее. 101111,В соответствии с этим на выходе трехвходового многоразрядного сумматора 15 получают результат1100010, так как который равен старшим (и) разрядам результата возведения числа Х=-224 в квадрат,Таким образом(Х ) =:1100010 ЦОООООООО(-224) (и) старшее (и+1) младшие разряды резуль-разряды результата, снимае- тата, снимаемые мые с выхода 12 с выхода 13 В обоих случаях, так как квадрат положительных и отрицательных чисел всегда положительное число, то знаковый разряд результата всегда равен нулю,1239713 Формула изобретения 20 Составитель А.Жижинедактор Е.Папп Техред Л.Олейник Корректор Е.Сирохман 7/ Тираж 671 Подпи ВНИИПИ Государственного комитетапо делам изобретений и открыти 035, Москва, Ж, Раушская наб о С За Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 Устройство для возведения в квадрат, содержащее генератор импульсов, делитель частоты, первый и второй 5 счетчики, схему сравнения, управляемый делитель частоты, два коммутатора, вычитатель, выход генератора импульсов, соединен с информационными входами делителя частоты, и управляе мого делителя частоты, выход делителя частоты соединен с информационным входом первого, коммутатора, выход управляемого делителя частоты соединен с информационным входом второго коммутатора, первые и вторые выходы первого и второго коммутаторов соединены соответственно с суммирующими и вычитающими входами первогои второго счетчиков, выход первого счетчика соединен с первым входом вычитателя и первой группой входов схемы сравнения, выход Меньше" схемы сравнения соединен с первыми управляющими входами коммутаторов и вто рым входом вычитателя, выход Больше" схемы сравнения соединен с вторыми управляющими входами коммутато, ров, выход Равно схемы сравнения соединен с управляющими входами де лителя частоты и управляемого делителя частоты, втораягруппа входов схемы сравнения соединена с информационным входом устройства, выход вычитателя подсоединен к управляющему входу управляемого делителячастоты со сдвигом на один разрядвлево, о т л и ч а ю щ е е с я тем,что, с целью расширения областиприменения за счет возведения в квадрат отрицательных чисел, представленных в дополнительном коде, в неговведены группы из (и) элементовИ-НЕ и трехвходовый сумматор, первая группа входов которого соединенас выходом (п) старших разрядов второго реверсивного счетчика, выходымладших разрядов которого являютсявыходами младших разрядов устройства,второй вход сумматора подсоединенк выходам элементов И-НЕ группы,первые входы которых соединены с информационным входом устройства, авторые - с входом знакового разрядаустройства, вход младшего разряда управляющего входа управляемого делителя частоты и .вход переноса сумматора соединены с входом сигнала ло- .гической единицы ,устройства,выход сумматора соединен с выходами старших разрядов устройства.