Многоканальный цифро-аналоговый преобразователь

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 84 4 Н 03 М 1/6 г;,САНИЕ ЕТЕН АВТ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ЮУ СВИДЕТЕПЬСТ(71) Специальное конструктоологическое бюро "Промавт рско-техн оматика (72) М.Л.Портнов(56) Авторское свидетельство СССР У 1046927, кл. Н 03 К 13/02, 1982.Авторское свидетельство СССР В 84 1006, кл . С 08 С 19/28, 1979. (54) МНОГОКАНАЛЬНЫЙ ЦИФРО-АНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к области автоматики и телемеханики и позволяет повысить надежность преобразования кода в аналоговый сигнал при большом количестве каналов за счет упрощения каждого из ш канальных преобразователей 3, число ш которых определяет надежность многоканального цифроаналогового преобразователяВсе канальные преобразователи 3 работают одинаково. Сигнал с входных шинзаписывается последовательно в элемент 6 памяти, а затем поступаетв виде последовательного кода на входисточника 7 тока. Время считываниякаждого разряда на выходе элемента 6памяти, определяемое формирователем 5 сигналов управления, пропорционально его относительной величине.С выхода источника 7 кода снимаетсяаналоговьй сигнал, постоянная составляющая которого пропорциональна значению входного кода, При поступлениинового значения входного кода блок 2управления разрешает запись входногокода в элементы 6 памяти в последовательности, которая задается сигналами с пульта 4 диспетчера. 3 з.п.ф-лы, 2 ил.1 12Изобрете ние относится к областиавтоматики и телемеханики, в частности к таким системам телемеханики,в которых телеметрическая информация,принимаемая из линий связи в виде кодов, должна воспроизводиться аналоговыми приборами,Цель изобретения - повышение надежности устройства за счет исключениярегистра и элементов И и ИЛИ в каждом из канальных преобразователей,определяющих надежность многоканального цифро-аналогового преобразователя при большом количестве каналов.На фиг. 1 изображена функциональная схема предлагаемого устройства;на фиг. 2 - возможные схемы реализапии блоков приема и управления,Устройство содержит блок 1 приема,блок 2 управления, канальные преобразователи 3-13-ш для управления тп приборами, пульт 4 диспетчера,формирователь 5 сигналов управления,входящие в состав канальных преобразователей 3 элементы памяти, выполненные на регистре 6 сдвига, и источ -ники 7 тока, а также входящие в состав формирователя 5 сигналов управления генератор 8 тактовых импульсов,первый 9 и второй 10 счетчики, мультиплексор 11 и коммутатор 12.Первый и второй входы блока 1 приема являются первой и второй входными шинами. Первый выход блока 1 приема соединен с первым входом блока 2управления, вторые выходы которогоподключены к выходам пульта 4 диспетчера. Каждый из выходов блока 2 управления соединен с соответствующим входом разрешения записи регистра 6сдвига, информационный вход каждогоиз которых соединен с вторым выходомблока 1 приема. Выходы формирователя 5 сигналов управления соедиттеныс адресными входами каждого регистра 6 сдвига, выход которого подключен к входу источника 7 тока, выходкоторого является выходной шиной,Первый и второй выходы генератора 8 тактовых импульсов соединены соответственно с первым входом коммутатора 12 и входом первого счетчика 9, выходы которого соединены с соответствунлцимтт информационнь 1 ми входами муттт.типлексора 11. Выход мультиплексора 11 подключен к второму входу коммутатора 12, третий вход котороео л ттттяется входом форттцъоттл Гетпт33284 сигналов управления. Выход коммутатора 12 соединен с входом второт осчетчика 10, выходы которого соединены с адресными входами мультиплексора 11 и являются выходами формирователя 5 сигналов управления, Блок 1приема содержит первый 13 и второй 14Распределители, триггер 15 и элемент И 16. Первый и второй входы первого распределителя 13 являются первой и второй входными шинами, Выходсинхронизации первого распределителя 13 соединен с входом второго рас 5О пределителя 14, первый и второй выходы которого подключены к первому и второму входам триггера 15, Инверсный выход триггера 15 соединенс вторым входом элемента И 16, первый вход которого подключен к информационному выходу первого распределителя 13 и является вторым выходом 20 блока 1 приема. Выход элемента И 16является первым выходом блока 1 приема. Прямой выход триггера 15 являет -25 ся третьим выходом блока 1 приема,Блок 2 управления содержит регистр 17 сдвига, пт регистров 18 адре сов и т компараторов 9. Вход регистра 17 сдвига является первым входомВблока 2 управления. Выходы регистра 17 сдвига подключены к первым вхо 30 35 40 разом, На входные шины блока 1 приема из линии связи поступает последова -тельный код, содержащий информационную и адресную части, Блок 1 разделяет принимаемые данные и наттравттяетпоследовательный информационный кодна вход регистров 6 сдвига всех канаттьных преобразователей 3-13-гп. Я 50 Адресная информация направляется из блока 1 приема через первый вьгход на вход блока 2 управления, который в соответствии с данными, введенными н него с пульта 4, формирует сигнал "1" на одном из вых.дсв 2-1 2 - ш б.тска 2 управления.,цгна гы дам компараторов 19. Вторые входы блокауправления через соответствующие регистры 18 адресов соединены с вторыми входами соответствующих компараторов 19. Третий вход каждого компаратора 19 объединены и являются третьим входом блока 2 управления, Выход каждого компаратора 19 является соответствующим выходом блока 2 управления.Устройство работает следуюпвлм об 3 1233с шин 2-12-ш подаются на входыразрешения записи в регистры 6сдвига,Одновременно сигнал разрешенияот блока 1 приема подается на коммутатор 12 формирователя 5 сигналов5управления, Этим обеспечивается прохождение на второй счетчик 10 импульсов с первого выхода генератора 8.Частота этих импульсов равна частоте1 Осигналов в линии связи. Выходы счетчика 10 соединены с адресными шинамирегистров 6 сдвига и определяют адреса разрядов, куда последовательно заносятся принимаемые из линии связи15сигналы.Цепь установки нулевой позициипервого счетчика в начале выдачи информационного кода иэ блока 1 не показана.20После завершения приема информации в выбранный регистр 6 сдвигас выхода 2-12-ш снимается сигнал " 1", чем восстанавливается режимсчитывания данных, хранимых во всех25регистрах 6 сдвига. Адресные сигналы,определяющие номер разряда, от которого информация подается на выходкаждого регистра 6, как и в режимезаписи, задаются вторым счетчиком 10.Однако, в режиме считывания сигналот блока 1 на коммутатор 12 пе подается, и на выход коммутатора проходят сигналы, образуемые на выходемультиплексора 11. Мультиплексор 11пропускает на выход сигнал с входа, 35адрес которого задан кодом на еговходах управления, т.е, кодом состояния второго счетчика. На входы мультиплексора подаются сигналы с выходапервого счетчика 9, число разрядовкоторого (а следовательно, и числовходов мультиплексора) равно п числуразрядов кода, преобразуемого канальными преобразователями 3 в аналоговые сигналы. Число входов управления,45а следовательно, и число разрядовво втором счетчике 10 равно двоичному логарифму преобразуемого кода.Соединения между выходами первогосчетчика 9 и входами 11 сделаны так, 50что при нулевой комбинации сигналовна выходе второго счетчика 10 на выход 11 проходит сигнал с выхода разряда 2" первого счетчика 9, Переключение второго счетчика 10 в следующие позиции происходит при появлениисигнала "1" на. выходе 11. Следовательно, переход иэ нулевой позиции 284 4в первую происходит при поступлении на вход первого счетчика 9 2" имиульсов от генератора 8. После переключения счетчика 10 в первую позицию очередной сигнал "1" на выходе мультиплексора 11 образуется при поступленни от генератора 8 очередных 2":2 импульсовВ этот момент второй счетчик переключается во вторую позицию. Аналогичным образом счетчик 1 О переключается на остальные позиции. Из описанного видно, что время удержания второго счетчика 10 на каждой позиции изменяется в точном соответствии с весами соответствующих раэрядов кода - на нулевой позиции (соответствует сканированию старшего разряда кода) счетчик 10 удерживается в течение половины периода заполне-, ния счетчика 9, на первой позициив течение четверти периода и т,д. Таккак код состояния второго счетчика 1 О определяет и адрес выборки сигналов из регистра 6 сдвига, то на выходе регистра 6 сдвига образуется в режиме считывания данных последовательныйкод весовых импульсов, набор которыхсоответствует записанному коду, т.е, отношение суммарной длительности импульсов, образованных в регистрах 6, к периоду повторения сигналов на выходе счетчика 9 отображает принятый код. С помощью источника 7 тока, рассчитанного на номинальный ток отклонения стрелки выходного прибора, последовательный код преобразуется в ток, среднее значение которогосоответствует принятому коду. Периодповторения сигналов на выходе счетчиков 9 и 10 должен быть достаточно малым (т.е. достаточно высокой должна быть частота импульсов на второмвыходе генератора 8), чтобы исключитьколебания стрелки выходного прибора.Следует отметить, что при записиновых данных в какой-либо канальныйпреобразователь на адресные шинывсех регистров 6 сдвига подаетсявместо последовательности, изменяюн щейся через неравные ( весовые ) промежутки времени, последовательность с равномерно изменяющимися кодовымикомбинациями (с частотой, равной частоте сигналов на первом выходе генератора 8), В связи с тем, что время записи новой информации значительно меньше инерционности аналоговых приборов, ощутимых воздействий на отображаемую информацию смена последова 1233284тельности адресных сигналов не оказывает.Основу блока 1 составляют распре - делители 13 и 14. Распределитель 14 устанавливается в начальное состояние по сигналу синхронизации от распределителя 13. Распределителем 14 формируются тактовые сигналы, участвующие в приеме и обработке информа О ции. Структура рабочего цикла определяется временной диаграммой конкретного телекомплекса, Выходные сигналы Х и У второго распределителя определяют начало и конец приема информационной части сообщения. С помощью триггера 15 образуется сигнал разрешения выдачи из блока 2 сигналов 2-12-щ и подключения к счетчику 10 сигналов от генератора 8 (ра ботающего синхронно с распределителем), Сигнал "1" от триггера 15 поступает на первый выход блока 1 после завершения ввода адресной части сообщения, 25Последовательный код - адресная часть сообщения - выделяется элементом И 1 б, на который подается выходной код от распределителя 13, и сигнал от триггера 15 и подается с вто- зо рого выхода на вход блока 2. Сигнал разрешения с первого выхода, кроме того, подается на блок 5,.Блок 2, например, содержит общий регистр 17 сдвига - преобразова тель последовательного кода адреса в параллельный, индивидуальные для каждого канала регистры 18,1 .18.щ адресов, задаваемых органами управления (например, общими для всех каналов ключами задания адреса и индивидуальными кнопками выбора адреса канала) пульта 4 диспетчера и индивидуальные компараторы 19.1, ,19,щ, сравнивающие параллельные коды, за писанные в регистр 17 и регистры 18.1, ,18.щ. Выходные сигналы 2-12-щ формируются при подаче на все компараторы 19 параллельно сигнала разрешения от блока 1, т.е. после завершения ввода в регистр 17 всей адресной части. Разрядность регистров 17 и 18 одинакова и зависит от числа параметров, которые могу, быть приняты и выданы на отображение.55 Сигнал логической "1" формируется на одном или нескольких выходах 2.1 2-щ, если записанные в реги тры 18.1 18,щ адреса совпадают с текущим адресом, записанным в регистр 17 Формула изобретения 1. Многоканальный цифроаналоговый преобразователь, содержащий пульт диспетчера, щ канальных преобразователей, каждый из которых выполнен на элементе памяти и источнике тока, выход которого является выходной шиной, блок управления и блок приема, первый и второй выходы которого являются первой и второй входными шинами соответственно, первый выход соединен с первым входом блока управления, вторые входы которого подключены к выходам пульта диспетчера, каждый из выходов - к соответствующему входу разрешения записи элемента памяти, информационный вход каждого из которых соединен с вторым выходом блока приема, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности, в него введен формирователь сигналов управления, а в каждом канальном преобразователе элемент памяти выполнен на регистре сдвига, выход которого соединен с входом источника тока, причем третий выход блока приема соединен с третьим входом блока управления и входом формирователя сигналов управления, выходы которого подключены к адресным входам регистров сдвига.2. Преобразователь по п. 1, о тл и ч а ю щ и й с я. тем, что формирователь сигналов управления выполнен на двух счетчиках, мультиплексоре, коммутаторе и генераторе тактовых импульсов, первый и второй выходы которого соединены соответственно с первым входом коммутатора и входом первого счетчика, выходы которого соединены с соответствующими информационными входами мультиплексора, выход которого подключен к второму входу коммутатора, третий вход которого является входом формирователя сигналов управления, а выход соединен с входом второго счетчика, выходы которого подключены к адресным входам мультиплексора и являются выходами формирователя сигналов управления. 3. Преобразователь по п,1, о тл и ч а ю щ и й с я тем, что блокприема выполнен на двух распредепиСоставитель А.Симагинактор А,Сабо Техред О.Сопко Корректор Е.Сирохма каз 2782/57 Тираж ВНИИПИ Государс по делам иэо 113035, Москва, Ж 6 одп но СР венного комитетаретений и открыти5, Раушская наб.,4/ 11 роизводственно-полиграфическое предприятие, г.ужгород, ул.Проектна телях импульсов, триггерс и зле;н нте И, причем первый и второй входы первого распределителя импульсов являются. первым и вторым входами блока5 приема, информационный выход перво го распределителя импульсов соединен с первым входом элемента И и являет - ся выходом блока приема, выход синхронизации - с входом второго распре делителя, первый и второй выходы которого подключены соответственно к первому и второму входам триггера,прямой выход которого является третьим выходом блока приема, инверсныйвыход соединен с вторым входом элемента И, выход которого является первым выходом блока приема,4, Преобразователь по и, 1, о тл и ч а ю щ и й с я тем, что, блок управления выполнен на регистре,:двига, в репк трах адресов и щ компараторах, при этом первым входом блока управления является вход регистра сдвига, выходы которого подключены к первым входам и компараторов, вторыми входами блока управления являются входы регистров адресов, выходы каждого иэ которых соединены с вторыми входами соответствующего компаратора, третьи входы компараторов объединены и являются третьим входом блока управления, а выходы являются соответствующими выходами блока управления.