Устройство для проверки программ на сбое устойчивость

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (10 26 04 б 06 тц ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 92И.Водолазкий;Долбактельство СССР11/12, 1980.льство СССР11/00, 1978. РКИ ПРОГ К Ц е и мож верки усммы ЦВМ,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ 1(541 УСТРОЙСТВО ДЛЯ ПРОВ РАММ НА СБОЕУСТОЙЧИВОСТЬ (57) Изобретение относит вой вычислительной техни быть использовано для пр тойчивости к сбоям прогр имеющих средства аппратурного контроля и программную защиту от сбоеворганизованную путем разбиенияпрограмм на контролируемые участкидопускающие повторное исполнениепосле сбоя. Устройство имитируетсигнал сбоя при совпадении содерзимого регистра адреса команд ЦВМ садресом "меченой" команды. Периодимитации сигнала сбоя задается таймером. Изменение адреса "меченой"команды осуществляется автоматически с наперед задаваемым шагомимитации в кахдом периоде имитациисбоя. Устройство содерзит регистр,схемы сравнения, таймер, элементы И, ИЛИ, триггеры, блок модификации адреса.12051 Изобретение относится к цифровой вычислительной технике и может быть использовано для проверки устойчивости к сбоям программ ЦВМ, имеющим средства аппаратурного конт роля и программную защиту от сбоев, организованную путем разбиения программ на контролируемые участки, допускающие повторное исполнение после сбоя. ОЦель изобретения - расширение области применения устройства путем обеспечения возможности проверки циклических программ.На фиг. 1 изображена структур ная схема устройства для проверки программ на сбоеустойчивость; на фиг. 2 - то же, блока модификации адреса; на фиг. 3 - таймер.Устройство содержит группу элементов И 1, элемент И 2, схему 3 сравнения, блок 4 модификации адреса, элемент ИЛИ 5, триггеры 6 и 7, таймер 8, схему 9 сравнения, регистр 10, адресные входы 11, - 1, 25 где И - разрядность адреса ЦВМ, первую группу входов 12 - 12 ь занесения, вторую группу входов 13, - 13 занесения, вход 14 запуска и выход 15 устройства. Дополнительно изображе ны ЦВМ 16 с регистром 17 адреса ко - манд и имитатор 18 входной информации. 20 Блок 4 модификации адреса (фиг, 2 содержит регистр 19, группу элементов И 20, группу элементов ИЛИ 21, сумматор 22, элемент 23 задержки с отводами, входы 24- 24 занесения, вход 25 запуска, разрядные выходы 26- 26 , выход 27 окончания работы.еТаймер (фиг. 3) содержит регистр 28 с триггерами 29, местным обнуляющим входом 30 и местными входами 31 - 31,; зайесения, схему 32 сравнения, состоя щуюиз элемента ИЛИ 33, группы элемен тов И 34, группы элементов ИЛИ 35, группы элементов И 36, элемента И 37, схемы 38 дифференцирования, потенциального выхода 39 равнозначности, импульсного выхода 40 равнозначности, счетчика 41 времени, содержащий гене ратор 42 импульсов и счетчик 43, при этом генератор 42 импульсов содержит 55 элемент И 44, элемент НЕ 45, элемент 46 задержки, вход 47 запуска, счетчик 43 времени содержит группу 482триггеров 48, группу элементов И 49,кроме этого, таймер содержит элемент ИЛИ 50 и обнуляющий вход 51,Устройство для проверки программна сбоеустойчивость (фиг. 1) работает следующим образом.В исходном состоянии триггеры 6и 7 обнулены. Нулевой уровень с прямого выхода триггера 7 закрываетэлементы И 1 и элемент И 2, а такжеблокирует работу таймера 8. Начальный адрес Апрограммы, проверяемой на сбоеустойчивость, заноситсяпо входам 12, - 12 в блок вычисления адреса, а конечный, в качествекоторого выбирается адрес первойкоманды, выходящей за пределы программы А +1, - по входам 3 - 13Кан ф,в регистр 10, С инверсного выходатриггер 6 единичный уровень присутствует на втором входе элемента И 2. Настройка таймера 8 осуществляется в зависимости от соотношения периода запуска программыили периода запуска имитатора входной информации Тз и интервала времени между двумя сбоями на одном итом же контролируемом участке Та,при котором программная защита отсбоев не классифицирует их как отказ. В случае, если ТсТэ, таймернастраивается на выдачу сигналовчерез Тт= Т, после его запуска,если же ТТс, то таймер настраивается на выдачу сигналовчерез Т = Тэ после его запска,Вход занесения соответствующего кода константы в таймер 8 на Фиг. 1не показан. Код начальндго адресас разрядных выходов блока 4 подается на вторые входы схем 3 и 9 сравнения,Запуск устройства осуществляется .подачей сигнала на вход 4 запускаустройства. Этот сигнал переводиттриггер 7 в единичное состояние.Единичный уровень с прямого выходатриггера 7 запускает,-таймер 8, поступает на третий вход элемента И 2и на вторые входы элементов И 1,разрешая прохождение потенциальногокода адреса команды с разрядных выходов регистра 17 адреса команды ЦВМ 16на первые входы схемы сравнения 3.В случае совпадения кодов на первыхи вторых входах схемы 3 сравнения,последняя выдает сигнал, который проходит через элемент И 2 на выход 15устройства, объединяющийся с выходомсхем аппаратурного контроля ЦВМ 16на фиг, 1 не показан). Этот же сигнал через элемент ИЛИ 5 переводиттриггер 6 в единичное состояние,при этом нулевой уровень с инверсного выхода триггера 6 закрываетэлемент И 2, Сигнал с выхода элемента И 2 обнуляет счетчик таймера 8,синхронизируя его работу с реальным периодом запуска программ,В случае, если за время Тт, накоторое настроен таймер 8, совпадение кодов на входах схемы 3 сравне"ния не произошло, на выходе таймера 8 появляется сигнал, который переводит триггер 6 в единичное состояние, при этом нулевой уровень синверсного выхода последнего закрывает элемент И 2, сигнал с выхода таймера 8 является сигналом запуска для блока 4, который в каждом периоде запуска увеличиваетзначение адреса имитации сбоя нашаг сбоя первоначальное значениеадреса сбоя равняется А , В частном случае шаг сбоя может равняться длине команды.По завершении вычисления адреса имитации сбоя на выходе окончания работы блока 4 появляетсясигнал, который переводит триггер 6 в нулевое состояние, при этом единичный уровень с его инверсного выхода поступает на второй входэлемента И 2.При совпадении кодов на входахсхемы 9 сравнения последняя выдает сигнал, который переводит триггер 7 в нулевое состояние, при этом нулевой уровень с его прямого выхода закрывает элементы И 1 и элемент И 2, и устройство завершает проверку программ на сбоеустойчивость. Для проведения проверки программ. на сбоеустойчивость на одной ЦВМ с использованием предлагаемого устройства необходим имитатор 18 входной информации (заметим, что его запуск достаточно просто сделать периодическим). Применение имитатора позволит сравнить полученные результаты работы программы без подключенного устройства и с подключенным устройством проверки программ на сбоеустойчивость.Проверка программ на сбоеустойчивость по реальной входной инфор О 11 2021 30 35 40 4110 Использование в предлагаемом устройстве новых элементов и новых связей выгодно отличает его от прототипа, так как позволяет расширить функциональные возможности за счет обеспечения возможности проверки на сбоеустойчивость циклических участков программ и обеспечения возмации возможна при наличии двух ЦВМ,ведущих параллельную обработку поступающей информации, при этам к одной из них подключено предлагаемоеустройство,Кроме проведения покоманднойпроверки программ на сбоеустойчивость устройство позволяет проверитьпрограммы имитацией: однократногосбоя во время выполнения "меченой"команды, что может быть обеспеченокак соответствующим заданием АиА,+1 при шаге сбоя, равном длине команды,и настройке таймера 8 на время выполнения проверяемой программы,так и заданием только А 0 при шагесбоя, равном нулю, и настройке таймера 8 на максимально возможное время; периодического сбоя во времявыполнения "меченой" команды, приэтом период задается в таймере 8, а шаг сбоя равен нулю;систематического сбоя во время выполнения "меченой" команды, при этом таймер 8 настроен на Т- О, и шаг сбоя также равен нулю.Рассмотрим работу блока 4 модификации адреса, фиг. 2).В исходном состоянии в регистр 19 заносится шаг сбоя (входы занесения на фиг. 2 не показаны), на предварительно обнуленный сумматор 22 заносится по входам 21-24код " носПри поступлении сигнала на вход 25 запуска он задерживается на время, необходимое для перевода триггера 6 в единичное состояние, после чего с первого отвода элемента 23 задержки используется для чтения шага сбоя из регистра 19 и подачи кода шага сбоя на счетные входы сумматора 22; Задержанный на время переходных процессов в сумматоре 22 сигнал с второго отвода элемента 23 задержки используется для реализации переносов в сумматоре, Задержанный на время реализации переносов в сумматоре 22 и на время срабатывания схемы 9 сравнения сигнал появляетсяна выходе 27 окончания работы.3 12 можности покомандной проверки программ на сбоеустойчивость в автоматическом режиме.Формула изобретения1.Устройство для проверки программ на сбоеустойчивость, содержащее элемент И, элемент ИЛИ, первый и вто рой триггеры, первую схему сравнения и регистр конечного адреса, причем выход сравнения первой схемы сравнения соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения облас- ти применения устройства путем обеспечения возможности проверки циклических программ, в устройство введены вторая схема сравнения, группа элементов И, таймер и блок модификации адреса, причем адресные входы устройства соединены с первыми входами элементов И группы, выходы которых соединены с соответствующими входами первой группы входов первой схемы сравнения, выход сравнения первой схемы сравнения соединен с первым входом элемента ИЛИ, выход которого соединен с единичным входом первого триггера, инверсный выход первого триггера соединен с вторым входом элемента И, выход которого соединен с входом записи таймера и является выходом сбоя устройства, группа входов блока модификации адреса соединена с группой входов установки начального адреса устройства, группа выходов блока модификации адреса соединена с второй группой входов первой схемы сравнения и первой группой входов второй схемы сравнения, выход сравнения которой сое 05148 бдинен с нулевым входом второготриггера, входы установки конечного адреса устройства соединеныс информационными входами регистра конечного адреса, группа информационных выходов которого соединена с второй группой входоВ второйсхемы сравнения, вход пуска устройства соединен с единичным входом второ 10 го триггера, прямой выход которогосоединен с вторыми входами элементов И группы, с третьим входом элемента И, с входом запуска таймера,выход окончания временного интерва 15 ла которого соединен с вторым входомэлемента ИЛИ и входом запуска блокамодификации адреса; выход окончанияработы которого соединен с нулевыммвходом первого триггера,202. Устройство по д.1, о т л и ч аю щ е е с я тем, что блок модификации адреса содержит регистр, сумматор, группу элементов И, группу эле ментов ИЛИ и элемент задержки, причем первые входы элементовИЛИ группы подключены к соответствующим входам группы входов блока, вторые входыэлементов ИЛИ группы соедине(ны с выходами соответствующих элементов Игруппы, первые входы которых объединены и подключены к первому выходуэлемента задержки, вторые входы эле ментов И группы соединены с соответствующими разрядными выходами регистра, 35выходы элементов ИЛИ группы соединены с соответствующими информационными входами сумматора, группа выходовкоторого является группой выходов 4 Облока :вход переноса сумматора соединен с вторым выходом элемента задержки, третий выход которого является выходом окончания работы блока..4 Патент",Ужгород, ул.Проектная лиал Составитель И.СигТехред А.Ач Тираж 709 ВНИИПИ Государственного комите по делам изобретений и отк 13035, Москва, Ж, Раушская