Система передачи цифровой информации

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЦ ЕСКИХРЕСПУБЛИК(51)4 Н 0 ЕТЕ ОП ЕЛЬСТВУ ВТОРСИОМУ СВ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Специальное конструкторско-технологическое бюро с опытным производством при Белорусском государственном университете им. В, И. Ленина(56) Авторское свидетельство СССР И 688082, кл. Н 04 1 5/00, 1976.Авторское свидетельство СССР Р 815953, кл. Н 04 Е 25/00, 1976.(54) (57) 1. СИСТЕМА ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ, содержащая на передающей стороне источник цифровой информации, информационные выходы которого сос.динены с информационными входами преобразователя основания кода, формировательвыходного сигнала, выход которого подключен к входу выходного согласующего блока,а на приемной стороне - входной согласующий блок, потребитель цифровой информации, информационные входы которогоподключены к информационным выходамобратного преобразователя основания кода,информационные входы которого соединеныс выходами решающего блока, первый входкоторого соединен с выходом формирователя вторичных тактов, вход которого подключен к входу порогового формирователя,выход которого соединен с вторым входомрешающего блока,отличающаясятем, что, с целью повышения скорости передачи, на передающей стороне введены Шгфровой модулятор и блок управления передачей,выход которого соединен с тактовым входомисточника цифровой информации и с тактовым входом прсобразова-еля основания кода801185636 информацпонныс выходы оторого подключсны к информационным входам цифровогомодулятора, информационные выходы которого соединены с информационными входамиформирователя выходного сигнала, синхронизируюший выход цифрового модулятораподключен к синхропизируюшему входу блокауправления передачей, при этом цифровой модулятор содержит первый и второй элементы 2 И, элемент 311, нсрвый и второй элементы 2 ИЛИ, дели.тель частоты на два и генератор стандартных импульсов, выход которого соединенс первым входом делителя частоты на два,с первым входом первого элемента 2 ИЛИ,и с первым входом первого элемента 2 И,выход которого соединен с первым входомвторого элемента 2 ИЛИ и с вторым входомделителя частоты на два, выход которогоподключен к первому входу второго элемсн.та 2 И и к второму входу первого элемента2 ИЛИ, выход которого соединен с первым входомэлемента ЗИ, выход которого подключен к второгму входу второго элемента 2 ИЛИ, второйвход первого элемента 2 И соединен с вторымвходом элемента ЗИ, третий вход которогосоединен с вторым входом второго элемента2 И, вторые входы первого и второго элемен.тов 2 И являются информационными входамицифрового модулятора, информационнымивыходами которого являются выходы второгоэлемента 2 И и второго элемента 2 ИЛИ, выходпервого элемента 2 ИЛИ является синхронизируюшим выходом цифрового модулятора, ана приемной стороне введены блок управления приемом, первый и второй входы которого соединены соответственно с первым и вто.рым входами решающего блока, третий входкоторого подключен к первому выходу блокауправлещи приемом, второй выход которогосоединен с тактовым входом обратного пре1185636 образователя основанная кода и с тактовымвходом потребителя цифровой информации,выход входного согласующего блока подклю 1чен к входу порогового формирователя. 2, Система по п. 1, о т л и ч а ю щ а. я с я тем, что формирователь выходного сигнала содержит первый и второй операционные усилители, первый, второй, третий и четвертый элементы 2 И, счетный триггер и элемент 2 ИЛИ, выход которого подключен к входу счетного триггера, единичный выход которого соединен с первым входом первого элемента 2 И и с первым входом второго элемента 2 И, второй вход которого подключен к первому входу третьего элемента 2 И и и первому входу элемента 2 ИЛИ, второй 1Изобретение относится к технике связии может быть использовано для передачиинформации.Целью изобретения является повышениескорости передачи.5На фиг. 1 изображена структурная электрическая схема предлагаемой системы переда.чи; на фиг. 2 - временные диаграммы работы системы; на фпг. 3 - временные диаграмОмы работы цифрового модулятора.Система передачи цифровой информациисодержит источник 1 цифровой информации,преобразователь 2 основания кода, цифровоймодулятор 3, формирователь 4 выходногосигнала, выходной согласующий блок 5,потребитель 6 цифровой информации, входнойсогласующий блок 7, пороговый формирователь 8, формирователь 9 вторичных тактов,решающии блок 10, обратный преобразователь11 основания кода, блок 12 управления передачей, блок 13 управления приемом.Источник 1 цифровой информации содержит блок 14 хранения двоичной информации,формирователь 15 двоичных кодовых групп,распределитель 16 импульсов,Потребитель 6 цифровой информации содержит распределитель 17 импульсов, блок 18 хранения двоичной цифровой информации, формирователь 19 двоичных кодовых групп. 30Цифровой модулятор 3 содержит элемент ЗИ 20, генератор 21 стандартных импульсов, делитель 22 частоты на два, первыйзлемент вход которого подключен к второму входупервого элемента 2 И и к первому входу четвертого элемента 2 И, второй вход которогосоединен с инверсным выходом счетного триггера и с вторым входом третьего элемента2 И, выход которого соединен с первым входом первого операционного усилителя, второйвход которого соединен с выходом второгоэлемента 2 И, выход первого элемента 21подключен к первому входу второго операционного усилителя, второй вход котороосоединен с выходом четвертого элемента 2 И,выходы первого и второго операционныхусилителей объединены и являются выходомформирователя выходного сигнала, информа.ционными входами которого являются первыйи второй входы элемента 2 ИЛИ. 22 ИЛИ 23, первый элемент 2 И 24, второй элемент 2 ИЛИ 25, второй элемент 2 И 26.Формирователь 4 выходного сигнала содержит первый операционный усилитель 27, элемент 2 ИЛИ 28, счетный триггер 29, первый элемент 2 И 30, второй элемент 2 И 31, третий элемент 2 И 32, четвертый элемент 2 И 33, второй операционный усилитель 34,Блок 12 управления передачей содержит счетный 35 и установочный 36 триггеры, элемент И 37.Блок 13 управления приемом содержит счетный триггер 38, элемент задержки 39, установочный триггер 40, элемент И 41.Система работает следующим образом,В источнике 1 цифровой информации преобразуются двоичные цифровые слова разрядностью й - Зп, где и - 1,2 и -1 в двоичные трехразрядные группы фиг, 2 а), а в преобразователе 2 основания кода они последовательно перекодируются вдвухразрядные троичные группы таким образом, что наличие импульса на одном информационном выходе преобразователя 2 основания кода соответствует троичной позиции 1, наличие импульса на другом информационном выходе - позиции 2, а отсутствие на обоих выходах импульса - позиции О,После подачи питания установочные 36 и 40 и счетные 35 и 38 триггеры и распределите. ли 16 и 17 импульсов сбрасываются в нуле- вые состояния и запускается генератор 2 стандартных импульсов (на функциональной15 20 25 35 30 40 50 55 схеме цепи питания и запуска опущены). В первый момент работы на информационных выходах источника 1 цифровой информации всегда установлены логические О, что соответствует троичному коду (01). Эта первая группа используется в качестве установочной для синхронизации системы. В цифровом модуляторе 3 информационные импульсы (фиг. Зд,е) последовательно, по мере поступления, умножаются в элементах 2 И 26, и 24, ЗИ 20 на трехпозицнониые им. пульсы, которые формируются генератором 2 стандартных импульсов несущей частоты , делителем 22 частоты импульсов на. два и элементом 2 ИЛИ 23, (фиг. За,Г, в). 11 а однц информационный выход цифрового модулятора 3 проходят импульсы, соответствующие позиции 1, а на другой - суммарные импульсы позиций 2 и О, Поскольку длительность периода импульса позиции 2 вдвое меньше периода импульсов позиции 0 и 1, то для синхронной работы делителя 22 частоты импульсов на два после каждого сигнала позиции 2 оц устанавливается в ис. ходнос состояние (фиг. ЗГ). Импульсы синхронизации через синхронизцрующий выход цифрового модулятора 3 поступают ца вход блока 1 2 управления передачей. По переднему фронту первого импульса устанавливается установочный триггер 36, по заднему фронту этого импульса устанавливается счетный триггер 38 и сбрасывается очередным.Таким образом, ца выходе блока 2 управления передачей формируются импульсы (фиг. 3 ъ), по высокому уровню которых в преобразователе 2 основания кода формируется первый разряд, а по низкому - . второй разряд троичной двухразрядной группы, а по каждому заднему фронту импульсов высокого уровня распределитель 16 импульсов поочередно подключает на информационный выход источника 1 цифровой информации трех-разрядную двоичную группу. Последним импульсом распределителя 16 импульсов по переднему фронту в блоке 14 хранения двоичной информации считывается очередное слово цифровой информации, и далее процесс фор. мирования групп цифровой информации повторяется.В формирователе 4 выходного сигнала информационные импульсы суммируются элементом 2 ИЛИ 28 (фиг. 2 б), а счетный триггер 29 по переднему фронту каждого импульса меняет состояние на противоположное (фиг, 2 а), обеспечивая чередование поля рности выходного сигнала операционных усилителей 27 и 34. Коэффициент передачи операционного усилителя 34, который фоо. мирует сигнал, соответствующии позиции 1устанавливается примерно вдвое большекоэффициента передачи операционного усилителя 27, который формирует сигнал позиций 0 и 2. При согласовании с конкретной линией связи коэффициенты передачиоперационных усилителей 34 и 27 могутнесколько отличаться от соотношения 1:2. Таким образом, на выходе формирователя 4 выходного сигнала получаем биполярный сигнал с разными уровнем амплитуд и длительностью периода Т или Т/2 (фиг. 2 ъ).Выходной согласующий блок 5 обеспечивает необходимое усиление и согласование сигнала с конкретной линией связи. На приеме выходной согласующий блок 7 обеспечивает необходимое усиление сигнала и линейное интегрирование (фильтр нижних частот), Пороговый формирователь 8 выделяет импульсы с кругыми фронтами при переходе сигнала, соответствующего позиции 1, че. рез порог О (фнг, 2. ь,д), а формирова. тель 9 вторичных тактов выделяет короткие импульсы при каждом переходе сигнала через нулевой уровень (фиг. 2 е). Каждый выделенный тактовый импульс соответствует одной позиции троичной кодовой группы с периодом Т или Т/2. Поэтому если эти импульсы, задержанные на фиксированную величину T - Т/2 (фиг. 2;с), подать на третий вход решающего блока 10, а на второй и первый входы сигналы с выходов формирователей 8 и 9, то на одном выходе решающего блока 10 при фиксировании позиции 1 устанавливается высокий уровень сигнала (фиг. 25), при фиксировании пози. ции2 (при совпадении, задержанных и не. задержанных импульсов с выхода формирователя 9 вторичных тактов), устанавливается высокий ровень сигнала на другом выходе решающего блока 10 (фиг. 2 и), а при фиксации позиции сигнала 0 - на обоих выходах решающего блока 10 сигнал низко. го уровня. Обратный преобразователь 11 основания кода преобразует троичные двухразрядные группы в двоичные, трехразряд. ные (фиг. 2 к).Синхронизация приема привязывается к установочной группе кода (01), По первой позиции 1 устанавливается установочный триггер 40 блока 13 управления приемом и только после этого проходят такты черезэлемент И 41, которые и управляют решающим блоком 10, Импульсы, сформированные счетным триггером 38 (фиг. 2 к), группируюттроичные кодовые группы и управляют распределителем 17 импульсов потребителя в цифровой информации для формированиядвоичных трехразрядных групп в цифровыеслова в обратном порядке, как зто выпол.нялось в источнике 1 цифровой информации,Изобретение позволяет при неизменнойверхней граничной частоте канала связиповысить скорость передачи информации в 1,23 раза, так как одна из позиций сигнала(например 2), передается с частотой в 2раза выше. Кроме того, для примененныхсигналов исключается межсимвольные ломе.хи в полосе пропускания канала, и поэтомунелинейные искажения сигнала минимальны.1185636 г к г. Я Составитель О. ГелТехред С.Мигунова тор Т. Митей ректор О. Луговая аказ 6440/60 Тираж 658 ПодписиНИИПИ Государственного комитета СССРпо делам изобретений и открытий3035, Москва, Ж, Раушская наб., д. 4/5 илиал ППП ."Патент", г. Ужгород, ул. Проектная