Преобразователь кода в суммарный интервал времени

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) (И) ЗШ Н 03 К 13/20- гъОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ КОДАВ СУММАРНЫЙ ИНТЕРВАЛ ВРЕМЕНИ, содер(21) 3593373/18-21(71) Всесоюзный научно-исследователь. ский институт электромеханики (53) 681.325(088.8)(56) 1. Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств, М 1975, с. 268, рис. 6-9 а.2. Клебанский Р.Б, Преобразователи кода в напряжение. М., 1973, с. 34, рис. 1-6 (прототип). жащий генератор импульсов и управляемый делитель частоты, установочные входы которого соответственно соединены с г входными шинами,о т л и ч а ю щ и й с я тем, что,с целью повышения точности преобразования, в него введены первый ивторой триггеры и логический инвертор, вход которого соединен с выходом генератора импульсов и входомсинхронизации первого триггера, авыход - со счетным входом второготриггера, выход которого подключенк счетному входу управляемого делителя частоты, выход которого соединен с информационным входом первоготриггера, выход которого подключенк выходной шине.1106012 2. Преобразователь по п.1,отличающийся тем, что уп. равляемый делитель частоты выполнен на о -разрядном двоичном счетчике импульсов, элементе ИЛИ и О элементах И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого подключен к выходу управляемого делителя частоты, установочные входы которого соединены с первыми входами соответствующих элементов И, вторые входы Изобретение относится к импульсной технике, в частности к преобразователям кода в интервал времени, и может быть использовано для построения прецизионных преобразователей кода в напряжение с промежуточным преобразованием в число импульсов стабильной длительности.Известен преобразователь кода в интервал времени, содержащий счетчик, генератор импульсов, триггер и логический элемент И, в котором первые входы счетчика соединены с кодо"Ьвыми входами устройства, входы логического элемента И соединены с выхо дами генератора импульсов и триггера, нулевой установочный вход которого соединен с выходом переполнения счетчика 11 .Недостаток этого устройства при 20 яспопьзовании его в преобразователе кода в напряжение с промежуточным преобразованием в суммарный интервал времени заключается в том, что выходные импульсы неравномерно распределены по периоду повторения. Это приводит к увеличению пульсаций на выходе фильтра низких частот, который обычно применяется в преобразо" вателях кода в напряжение с промежу точным преобразованием в число несоприкасающихся импульсов, длительности которых за период преобразования образуют суммарный интервал времени. 35Наиболее близким к предлагаемому по технической сущности является преобразователь кода в суммарный инкоторых объединены и подключены ксчетному входу управляемого делителячастоты н входу г -разрядного дво .ичного счетчика импульсов, инверсныевыходы разрядов которого соединеныс третьими входами соответствующихэлементов И, причем остальные 1. "1входов каждого 1, -го элемента И,кроме первого соответственно соединены с прямыми выходами всех предшествующих разрядов двоичного счетчикаимпульсов. тервал времени, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соединены с О входными шинами, счетный вход подключен к выходу генератора импульсов, а выход - к выходной шине Г 23 .Б этом преобразователе число выходных несоприкасающихся импульсов за период преобразования распределено более равномерно, что уменьшает пуль" сации в выходном сигнале преобразователя кода в напряжение, построенном на основе промежуточного преобразователя. Однако и этот преобразователь характеризуется недостатком, выражающимся в нарушении идентичности по длительности выходных импульсов, так как при различных кодах выходной импульс формируется различными логическими элементами с неидентичными задержками.Цель изобретения - повышение точности преобразования.Поставленная цель достигается тем, что в преобразователь кода в суммарный интервал времени, содержащий генератор импульсов и управляемый делитель частоты, установочные входы которого соответственно соединены с О входными шинами, введены первый и второй триггеры и логический инвертор, вход которого соединен с выходом генератора импульсов и входом синхронизации первого триггера, а выход - со счетным входом второго триггера, выход которого подключен к счетному входу управляемого делителя частоты, выход которого соединен с информационным входом первого триггера, выход которого подключен к выходной шине.При этом управляемый делитель частоты выполнен на о -разрядном двоичном счетчике импульсов, эле" менте ИЛИ иэлементах И, выходых которых соединены с соответствующими входами элемента ИЛИ, выход кото рого подключен к выходу управлАмого делителя частоты, установочные входы которого соединены с первыми входами соответствующих элементов И, вторые входы которых объединены и подключены к счетному входу управляемого делителя частоты и входу О -разрядного двоичного счетчика импульсов, инверсные выходы разрядов которого соединены с третьими входами соответствующих элементов И, причем остальные ъ -1 входов каждого-го элемента И, кроме первого соответственно соединены с прямыми выходами всех предшествующих разрядов двоичного счетчика импульсов.На фиг,1 приведена структурная электрическая схема преобразователя, на фиг,2 - схема варианта выполнения управляемого делителя частоты. Преобразователь содержит входные шины 1, управляемый делитель 2 частоты с переменным коэффициентом деления с вторым входом 3 и выходом 4, генератор 5 импульсов, логический инвертор 6, триггеры 7 и 8, выходную шину 9, П -разрядный двоичный счет- чик 10, инверсный 11 и прямой 12 выходы первого (младшего) разряда этого счетчика, инверсный 13 и прямой 14 выходы второго разряда счетчика, инверсный 15 и прямой 16 выходы г 1 -1-го разряда счетчика, инверсный выход 17 -го (старшего) разряда счетчика, первый 18, второй 19 и и -ый 20 логические элементы И, логический элемент 21 ИЛИ.В преобразователе входные шины 1 соединены с соответствующими установочными входами делителя 2, выход генератора 5 соединен с синхровходом первого триггера 8 и через инвертор 6 - со счетным входом второго триггера 7, выход которого соединен с вторым входом 3 делитеЛя 2, выход 4 которого соединен с информационным входом триггера 8, выход которого является выходом всего пре образователяшиной 9. И соединен с выходной В управляемом делителе 2 частотыпервые входы являются первыми входами логических элементов 18-20, причем входстаршего разряда преобразуемого кода является входом элемента 18,а вход младшего разряда - входомэлемента 20. Второй вход 3 делите Оля 2 соединен со счетным входом счетчика 10 и со вторыми входами элементов 18-20, третьи входы которыхсоединены с соответствующими инверсными выходами 11, 13, 15 и 17 счетчика 10. Остальные входы элементов19 и 20 соединены со всеми прямымивыходами предшествующих младших разрядов счетчика 10 (для элемента 19с выходом 121 для элемента 20 - свыходами 12,14-16). Выходы элементов 18-20 через элемент 21 подключены к выходу делителя 2.Устройство работает следующим образом.Сигналы, поступающие параллельнона входные шины 1, преобразуютсяв делителе 2 в пропорциональноечисло цеперекрывающихся импульсовна его выходе, которые поступают З 0 на информационный вход триггера 8.Частота этих сигналов определяетсязначением преобразуемого кода и частотой выходных импульсов триггера 7,которая в два раза ниже частоты вы ходных импульсов генератора 5, Приэтом срабатывание триггера 8 происходит по фронту выходного импульсагенератора 5, а срабатывание триггера 7 - по спаду этого импульса, 40 т.е. выходные импульсы триггера 8и делителя 2 сдвинуты друг относительно друга на величину длительности импульсов генератора 5. На выходе триггера 8 образуются импульсы 45 аналогичные импульсам на его информационном входе, но сдвинутые отно,сительно их на величину длительностиимпульса генератора 5. Причем длительность выходных импульсов предла гаемого преобразователя це зависитот значения преобразуемого кода,так как определяется периодом следования выходных импульсов генератора 5 и задержками, вносимыми одним 55 и тем же элементом - триггером 8.Делитель 2 частоты формирует ца.выходе 4 неперекрывающиеся импульсцысигналы. Если имеется единица в старшем разряде преобразуемого кодл, тооткрыт по первому входу элемент 18,и через него проходят сигналы, поступающие на вход 3 делителя частоты,в те моменты, когда младший разрядсчетчика находится в состоянии нуля, 5т.е. на выходе элемента 18 формируются импульсы наибольшей частоты.На выходе элемента 19 анз.чогично формируются импульсы, но при наличииединицы в следующем за старшим разряде преобразуемого кода, но в моменты, когда младший разряд счетчика 10находится в единичном состоянии,а второй младший его разряд - в нулевом состоянии, т,е, на выходе элемента 19 формируются импульсы счастотой в два раза меньшей, чем навыходе элемента 18 и т.д.На вьжоде элемента 20, управляемого инверсным выходом старшего разряда счетчика 10, при наличии единицыв младшем разряде преобразуемого кодаза период работы этого счетчика формируется только один импульс в моментсовпадения единичных состояний во 25всех более младших разрядах счетчика 10.Таким образом, преобразователь позволяет получить прецизионные,строго идентичные по длительности вы- зОходные импульсные сигналы, количество которых равно значению преобразуемого кода.Технико-зкономический эффект отиспользования изобретения заключается 5в том, что импульсы выходной последовательности в предлагаемом устройстве обладают значительно большей идентичностью и стабильностью по длительности, что существенно повышает точность преобразования кода в суммарный интервал времени.Улучшение идентичности и стабильности подтверждается следующим.Длительность импульса на выходе логического элемента в общем случае определяется выражением где а - длительность входного импульсаа,зу - время задержки фронта,- время задержки спада.Обычно 1Е ,поэтому можно написатьф =а дЪ,где д. - )Для предлагаемой схемы имеем 1 1 в д Ь (знак можно взять любой, но какой-нибудь один для конкретного типа триггера 8). Для прототипа вьжодной импульс равен о. ф Ехдфоп , причем для различных значений . , задержки д ЕЬ 1, могут быть различными как по знаку, так и по величине из-за неидентичности параметров различных логических элементов.Таким образом, длительность выходных импульсов .преобразователя строго постоянна не зависимо от значения преобразуемого кода,.г Составитель В.ВойтРедактор Н.Киштулинец Техред А.Кикемезей Корректор В.Син Тираж 862ВНИИПИ Государственного комипо делам изобретений и откры113035, Москва, Ж, Раушск одписное аказ 5613/4 ета С наб., д. 4/5 иал ППП "Патент", г, Ужгород, ул. Проектная