Устройство синхронизации

(56). 1. Мартынов Е. М. Синхронизация всистемах передачи дискретных сообщений.М., Связь, 1972, с. 144 - 151, рис. 8.1.2. Авторское свидетельство СССР982205, кл. Н 04 1. 7/08, 1980.(54) (57) УСТРОЙСТВО СИНХРОНИЗА-, ЦИИ, содержащее последовательно соединенные регистрирующий блок, выделитель синхросигнала, блок зашиты, блок установки распределителя, распределитель, триггер и элемент И, последовательно соединенные элемент заирета, элемент ИЛИ и формирователь тактовых импульсов, выход которого подключен к объединенным тактовым входам регистрирующего блока и распределителя, управляющий выход и сбросовый выход которого подключены соответственно к управляющему входу выделителя синхросигнала и сбросовому входу блока установки распределителя, второй выход блока защиты подключен к запрещающему входу элемента запрета, причем информационный вход регистрирующего блока и тактовые информационные выходы распределителя являются соответственно входом и выходами устройства синхронизации, отличающееся тем, что, с целью повышения точности синхронизации в условиях помех, в него введены последовательно соединенные формирователь фронтов сигналов и элемент задержки, последовательно соединенные формирователь эталонного синхросигнала, блок неравнозначности и дополнительный элемент запрета, второй запрещающий вход которого соединен с инверсным выходом триггера, при этом информационный вход регистрирующего блока объединен с входом формирователя фронтов сигналов, а второй выход регистрирующего блока подключен к другому входу блока неравнозначности, выход элемента задержки подключен к объединенным информационным входам элемента запрета и дополнительного элемента запрета, выход которого подключен к второму входу элемента ИЛИ, к, второму входу элемента И подключен выход формирователя тактовых импульсов, а выход элемента И подключен к входу формирователя эталонного синхросигнала.1 О 15 20 25 30 35 40 45 50 55 Изобретение относится к электросвязии может быть использовано в системах передачи дискретных сообщений для обеспечениятактовой и цикловой синхронизации.Известно устройство синхронизации, содержащее последовательно соединенныерегистрирующий блок, блок выделения синхросигнала, защитный блок, блок установкираспределителя, распределитель, а такжеформирователь тактовых импульсов, входкоторого объединен с входом регистрирующего блока, а выход формирователя тактовых импульсов подключен к объединеннымвходам регистрирующего блока и распределителя 11.Недостатком данного устройства синхронизации является низкая точность синхронизации в условиях помех,Наиболее близким к предлагаемому является устройство синхронизации, содержащее последовательно соединенные регистрирующий блок, выделитель синхросигнала,блок защиты, блок установки распределителя, распределитель, триггер и элемент И,последовательно соединенные элемент запрета, элемент ИЛИ и формирователь тактовыхимпульсов, выход которого подключен кобъединенным тактовым входам регистрирующего блока и распределителя, управляющий выход и сбросовый выход которого подключены соответственно к управляющемувходу выделителя синхросигнала и сбросовому входу блока установки распределителя,второй выход блока защиты подключен кзапрещающему входу элемента запрета,причем информационный вход регистрирующего блока и тактовые информационныевыходы распределителя являются соответственно входом и выходами устройства, другиевходы элемента И элемента запрета объеди, нены с информационным входом регистрирующего блока, а выход элемента И подключен к другому, входу элемента ИЛИ 2. Недостатком данного устройства синхронизации является низкая точность синхронизации в условиях помех.Цель изобретения - повышение точности синхронизации в условиях помех.Поставленная цель достигается тем, что в устройство синхронизации, содержащее последовательно соединенные регистрирующий блок, выделитель синхросигнала, блок защиты, блок установки распределителя, распределитель, триггер и элемент И, последовательно соединенные элемент запрета, элемент ИЛИ и формирователь тактовых импульсов, выход которого подключен к объединенным тактовым входам регистрирующего блока и распределителя, управляющий выход и сбросовый выход которого подключены соответственно к управляющему входу выделителя синхросигнала и сброеовому входу блока установки распределителя,второй выход блока зашиты подключен к запрещающему входу элемента запрета, причем информационный вход регистрирующего блока и тактовые информационные выходы распределителя являются соответственно входом и выходами устройства синхронизации, введены последовательно содиненные формирователь фронтов сигналов и элемент задержки, последовательно соединенные формирователь эталонного синхросигнала, блок неравнозначности и дополнительный элемент запрета, второй запрещающий вход которого соединен с инверсным выходом триггера, при этом информационный вход регистрирующего блока объединен с входом формирователя фронтов сигналов, а второй выход регистрирующего блока подключен к другому входу блока неравнозначности, выход элемента задержки подключен к объединенным информационным входам элемента запрета и доголнительного элемента запрета, выход которого подключен к второму входу элемента ИЛИ, к второму входу элемента .И йодключен выход формирователя тактовых импульсов, а выход элемента И подключен к входу формирователя эталонного синхросигнала,На фиг. 1 изображена структурная электрическая схема устройства синхронизации; на фиг. 2 - структурная электрическая схема блока зашиты.Устройство синхронизации содержит регистрирующий блок 1, выделитель 2 синхросигнала, формирователь 3 тактовых импульсов, блок 4 установки распределителя, блок 5 неравнозначности, блок 6 защиты, распределитель 7, формирователь 8 эталонного синхросигнала, формирователь 9 фронтов сигналов, элемент И 10, элемент ИЛИ 11, элемент 12 задержки, элемент 13 запрета, дополнительный элемент 14 запрета, триггер 15, выходы 16 и 17 выделителя 2 сиихросигнала, первый 18 и второй 19 выходы блока 6 зашиты, выходы 20 и 21 распределителя 7. Блок 6 защиты содержит счетчики 22 и 23, триггер 24, элемент ИЛИ 25 и элемент И 26.Устройство синхронизации работает слеующим образом.На вход устройства синхронизации (фиг. 1) поступает последовательность принимаемых элементов сообщения. Формирователь 9 фронтов сигналов выделяет фронты (значащие моменты восстановления) принимаемых элементов сообщения, которые через элемент 12 задержки, элемент 13 запрета (открытый, так как на его первом входе .присутствует нулевой уровень) и элемент ИЛИ 11 поступают на вход формирователя 3 тактовых импульсов. При этом подстройка частоты и фазы тактовых импульсов, вырабатываемых формирователем 3 тактовых импульсов, производится по каждому из фронтов принимаемых элементов сообщения. Одновременно с этим регистрирующий блок1, состоящий из двух регистрирующих цепей, которые обладают соответственно относительно высокой и относительно низкой исправляющей способностью, определяет состояние (единичное или нулевое) каждого принимаемого элемента сообщения, При этом с некоторой задержкой (определяемой видом регистрации) с выхода регистрирующего блока 1, связанного с информационным входом выделителя 2 синхросигнала, выдаются сигналы, которые сформированы регистрирующей цепью с относительно высокой исправляющей способностью, а с второго выхода регистрирующего блока 1 (связанного с запрещающим входом элемента 13 запрета) поступают сигналы: которые получены регистрирующей цепью с относительно низкой исправляющей способностью. Вследствие того, что триггер 15 находится в исходном (сброшенном) состоянии, единичный уровень напряжения с его инверсного выхода запрещает по второму запрещающему входу прохождение какой-либо информации через элемент 14 запрета. Вследствие того, что на управляющем входе оаспределителя 7 отсутствует сигнал разрешения, распределитель 7 остановлен (находится в исходном состоянии) и на его выходе последнего такта присутствует уровень разрешающего напряжения. При этом выделитель 2 синхросигнала осуществляет анализ всех групп принимаемых элементов сообщения на наличие в них комбинации, аналогичной фазирующей. В течение этогб времени поиска на его выходах 16 и 17 присутствуют соответственно единичный и нулевой уровни напряжения.При обнаружении в принимаемых элементах сообщений комбинации элементов, аналогичной фазирующей, на выходе 16 устанавливается нулевой уровень напряжения, а на выходе 17 вцделителя 2 синхросигйала формируется импульсный сигнал, который поступает на сообветствующий вход блока 6 защиты (фиг. 2) и через элемент ИЛИ 25 проходит на его первый выход 18. При этом осуществляется сброс в нулевое состояние счетчика 23 и запись единицы в счетчик 22.Сигнал с выхода, 18 блока 6 зашиты поступает на установочный вход блока 4 установки распределителя, вследствие чего на его выходе формируется единичный уровень напряжения, разрешающий работу распределителя 7. Происходит запуск распределителя 7, при этом на выходе последнего такта распределителя 7 формируется напряжение логического нуля, а на тактовых информационных выходах распределителя 7 формируется по одному импульсу, сдвинутому друг относительно друга на период следования тактовых импульсов, С момента поступления сигнала разрешения с выхода5 10 15 20 25 30 Если фазирующая комбинация обнаружена выделителем 2 синхросигнала в т, циклах подряд (на выходе 17 выделителя 2 сигнала формируется в, импульсов), то формируется импульс на выходе счетчика 22, устанавливающий в единичное состояние триггер 24, выходной сигнал которого поступает на соответствующий вход элемента И 26, а также проходит на выходе 19 блока 6 зашиты. Это состояние блока 6 защиты соответствует принятию решений о вхождении аппаратуры в цикловую синхронизацию.Если теперь в одном из циклов по какой- либо причине, например из-за воздействия помех, выделитель 2 синхросигнала не об-. наруживает фазирующую комбинацию на прежних временных позициях, то остановки распределителя 7 не происходит, так как сигнал об отсутствии фазирующей комбинации проходит с выхода 16 выделителя 2 синхросигнала через блок 6 зашиты на установочный вход блока 4 установки распределителя. Поступление сигнала автозапуска на установочный вход блока 4 установки распределителя приводит к запуску расгределителя 7 в тот же момент времени, что и при наличии фазирующей комбинации, т. е. сбоя циклового фазирования не происходит. Если фазирующая комбинвция не обнаружена выделителем 2 синхросигнала в гп, циклах подряд (на выходе 16 выдели 35 40 45 50 55 блока 4 установки распределителя на управляющий вход распределителя 7 последний ведет счет импульсов, поступающих на его тактовый вход. При поступлении и-го импульса с момента запуска распределителя 7 (где а - число элементов в одном цикле сообмния) на сбросовом выходе распределителя 7 формируется импульс, который поступает на сбросовый вход блока 4 установки распределителя. Вследствие этого единичный уровень напряжения на выходе блока 4 установки распределителя сменяется нулевым и происходит остановка распределителя 7. При этом на его выходе последнего такта формируется единичный уровень, разрешающий выделителю 2 синхросигнала осуществлять анализ записанной в него комбинации принимаемых в данный момент времени элементов сообщения. Если эта комбинация отличается от фазируюшей, то на выходе 16 выделителя 2 синхросигнала формируется импульсный, сигнал, который переводит блок 6 зашиты в исходное состояние (при котором счетчик 23 обнулен, а в счетчик 22 записана единица). При этом сигнал на управляющем входе распределителя 7 отсутствует, вследствие чего он остается в исходном состоянии (т, е. остановлен). Поэтому на выходе последнего такта распределителя 7 присутствует единичный уровень напряжения, и выделитель 2 синхросигнала продолжает вести поиск синхросигнала.теля 2 сигнала формируется гп, импульсов), то сигнал с выхода счетчика 23 переводит в нулевое состояние триггер 24, выходной сигнал которого закрывает элемент И 26 (по соответствующему входу) и не проходит на выход 18. Это состояние блока 6 защиты соответствует принятию решения о потере цикловой синхронизации. В этом случае распределитель 7 останавливается, ц выделитель 2 синхросигнала начинает поиск фазируюшей комбинации на новых временных позициях цикла. Далее процесс циклового фазирования продолжается аналогично описанному. Одновременно с процессом цикл ового фазирования аппаратуры непрерывно происходит связанный с ним процесс тактовой синхронизации. В начале работы устройства синхронизации на вход формирователя 3 тактовых импульсов с выхода элемента 12 задержки через открытый элемент 13 запрета и элемент ИЛИ 11 проходят все фронты принимаемых элементов сообшесия, осуществляя подстройку частоты и фазы следования тактовых импульсов. Однако с момента первого обнаружения в принимаемых элементах сообщения выделителем 2 синхросигнала комбинации элементов, аналогичной фазирую щей, начинается работа блока 6 защиты и осуществляются запуски распределителя 7. При поступлении на второй вход распределителя 7, начиная с момента его запуска, (К+ 1)-го импульса (импульса, соответствующего по времени началу фазируюшей комбинации) с выхода распределителя 7 на установочный вход 20 триггера 15 поступает импульс, устанавливающий его в единичное состояние, Сброс триггера 15 в нулевое состояние осуществляется поступлением импульса на его сбросовьй вход 21 с соответствующего выхода распределителя 7, а момент формирования этого импульса совпадает по времени с концом фазируюшей комбинации. Таким образом, единичный уровень напряжения на прямом выходе триггера 15 соответствует отрезку времени в течение которого блоком 1 регистрации осуществляется опознание логического знака (ноль или единица) элементов фазируюшей комбинации. В течение .этого отрезка времени на инверсном выходе триггера 15 присутствует напряжение логического нуля, вследствие чего элемент 14 запрета в течение этого времени подготовлен к работе по второму запрещающему входу. Единичный, уровень напряжения на прямом выходе триггера 15 в течение этого промежутка времени подготавливает по первому входу к работе элемент И 10, на второй вход которого непрерывно поступают тактовые импульсы с выхода формирователя 3 тактовых импульсов. Таким образом, при каждом запуске распределителя 7 на выходе элемента И 10 форми 5 10 15 20 25 30 35 40 45 50 55 руется последовательность импульсов, численно равная количеству элементов. из которых состоит фазируюшая комбинация (синхросигнал) . Эти импульсы поступают на вход формирователя 8 эталонного синхросигнала, вследствие чего на его выходе формируется последовательность единичных и нулевых элементов, представляющая собой эталонный синхросигнал. Эталонный синхросигнал поступает на первый вход блока 5 неравнозначности, на второй вход которого поступают регистрируемые в данный момент блоком 1 регистрации элементы фазируюшей комбинации, принимаемые из канала связи. Блок 5 неравнозначности осуществляет последовательное поэлементное сравнение принимаемых в данный момент времени из канала связи элементов сообщения (при синфазной работе устройства это элементы фаз ирую щей комбинации) с элементами эталонного синхросигнала и в случае их несовпадения формирует единичный (запрещающий) уровень напряжения, поступаюший на первый запрещающий вход элемента 14 запрета. На информационные входы элемента 13 запрета и дополнительного элемента 14 запрета с выхода элемента 12 задержки непрерывно поступают фронты принимаемых элементов сообшения. Из описанного алгоритма работы триггера 15, формирователя 8 синхросигнала, элемента 14 запрета и блока 5 неравнозначности следует, что на второй вход элемента ИЛИ 11 пройдут только фронты элементов фазируюшей комбинации (а не всего сообщения) и только тех элементов фазируюшей комбинации, которые не поражены интенсивными помехами. В случае, когда уровень единичного напряжения отсутствует на втором выходе 19 блока 6 защиты (например, режим поиска синхросигнала) элемент 13 запрета остается открытым и фронты всех принимаемых элементов сообщения (как информационных, т" к и фазирующей комбинации) проходят через элемент ИЛИ 11 на вход формирователя 3 тактовых импульсов, осуществляя подстройку частоты и фазы его выходных сигналов, Сигналы, поступающие в этом случае с выхода элемента 14 запрета на второй вход элемента ИЛИ 11, не оказывают влияния на работу формирователя 3 тактовых импульсов, так как совпадают по времени с частью сигналов, поступающих на первый вход элемента ИЛИ 11 с выхода элемента 13 .запрета. Начиная с момента запусков распределителя 7, блок 6 защиты определяет режим работы цепей циклового фазирования устройства путем формирования единичного уровня напряжения на втором выходе 19, запрещающим прохождение через элемент 13 запрета фронтов принимаемых элементов сообщения. В этих случаях (например, случаи истинно синфазной работы распределителя или случаи режима авто1095435 6 Ри Составитель В. Орловинец . Техред И. Верес КоТираж 635 ПодИИПИ Государственного комитета Спо делам изобретений и открыти35, Москва, Ж - 35, Раушская наб.,ППП Патент; г. Ужгород, ул. Пр ректор ЛписноеССР Пилипенк Редактор Н. КиштЗаказ 3637/44 1130филиал д тная,запуска распределителя, когда контролируемые комбинации элементов сообщения совпадают .с фазируюшими) подстройка частоты и фазы следования тактовых импульсов на вь 1 ходе формирователя 3 тактовых импульсов осуществляется только по фронтам неискаженных интенсивными помехами элементов фазируюшей комбинации. Технико-экономическая эффективность устройства синхронизации заключается в том, что оно обеспечивает по сравнению с известными устройствами более высокую точность синхронизации за счет запрета подстройки формирователя тактовых импульсов при искаженных интенсивными помехами элементах фазируюшей .комбинации.