Запоминающее устройство с сохранением информации при отключении питания

(51) б 11 С 29/ ЕТЕНИЯВУ НИЕ И МУ СВИДЕТЕЛЬ ВТО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Харьковское научно-производственноеобъединение по системам автоматизированного управления(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ, содержащее накопитель, блок сопряжения, пороговый, разделительный, фильтрующий и ограничительный элементы, резервный источник питания, причем первый вход накопителя подключен через фильтрующий элементк шине нулевого потенциала, через ограничительный элемент - к выходу резервногоисточника питания и к одному из выводовразделительного элемента, другой вывод которого подключен к входу порогового элемента, первому входу блока сопряжения ишине питания, второй вход и выход накопителя соединены соответственно с первымвыходом и вторым входом блока сопряжения, третий вход которого является адрес,8010832 ным, четвертый вход - информационным, пятый и шестой входы - управляющими входами устройства, второй выход блока сопряжения является информационным выходом устройства, отличающееся тем, что, с целью повышения надежности, оно содержит регистр адреса, элемент ИЛИ, первый и второй элементы И, первый и второй формирователи импульсов и элемент задержки, причем третий выход блока сопряжения подключен к первому входу регистра адреса, четвертый выход - к первому входу элемента ИЛИ, пятый выход - к второму входу элемента ИЛИ и первому входу второго элемента И, второй вход которого соединен с первым входом первого элемента И и выходом порогового элемента, второй вход первого элемента И соединен с выходом элемента ИЛИ, третий вход которого соединен с шиной питания, выход первого элемента И соединен с первым входом первого формирователя импульсов, выход которого соединен с вторым входом регистра адреса и первым входом элемента задержки, выход которого подключен к первому входу второго формирователя импульсов, выход которого подключен к третьему входу накопителя, выходы регистра адреса и второго элемента И соединены соответственно с четвертым и пятым входами накопителя, третьи входы регистра адреса, первого и второго элементов И, вторые входы формирователей импульсов и элемента задержки соединены с первым входом накопителя.Изобретение относится к запоминающимустройствам,Известно запоминающее устройство ссохранением информации при отключениипитания, содержащее накопитель, блок сопряжения, основной и резервный источникипитания, стабилизатор тока, разделительные элементы, группу элементов гальванической развязки 1,Недостатком данного устройства является возможность разрушения информации,записанной в накопителе на КМОП-структурах, при изменении сигналов на адресном входе устройства и при коммутацииосновного источника питания.Известно также запоминающее устройство с сохранением информации при отключении питания, содержащее накопитель,резервный источник питания, блок сопряжения, пороговые элементы, переключатели,триггер, элемент задержки и элементИЛИ 12,Недостатком указанного устройства является возможность разрушения информации, записанной в накопителе на КМОПструктурах, при изменении сигналов на адресном входе устройства,Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с резервным источникомпитания, содержащее накопитель, блок сопряжения, пороговый элемент, разделительный, фильтрующий и ограничительныйэлементы и резервный источник питания,причем вход питания накопителя подключен через фильтрующий элемент к шиненулевого потенциала, через ограничительный элемент к выходу резервного источника питания и непосредственно к одному извыводов разделительного элемента, другой вывод которого, вход порогового элемента и вход блока сопряжения подключены к входу основного питания устройства, информационный вход и выход накопителя соединены соответственно с первымивыходом и входом блока сопряжения,второй, третий, четвертый и пятый входы и второй выход которого являются адресным, чтения, записи и информационным входами и информационным выходом устройства соответственно 13. Недостатком этого устройства является возможность разрушения информации, записанной в накопителе, выполненном на КМОП-структурах, при изменении сигналов на адресном входе устройства.Указанный недостаток обусловлен тем, что при номинальном напряженииосновного источника питания вход накопителя постоянно находится под разрешающим потенциалом и потому при смене адресных сигналов, либо при наличии помех на адресном входе устройства при фиксированном адресе, может произойти изменение записанной в 10 15 20 25 30 35 40 45 50 55 накопителе информации, т. е, ее разрушение,Цель изобретения - повышение надежности устройства,Поставленная цель достигается тем, чтон- в запоминающее устроиство с сохранением информации при отключении питания, содержащее накопитель, блок сопряжения,пороговый, разделительный фильтрующий и ограничительный элементы, резервный источник питания, причем первый вход накопителя подключен через фильтрующий элемент к шине нулевого потенциала, через ограничительный элемент к выходу резервного источника питания и к одномуиз выводов разделительного элемента, другой вывод которого подключен к входу порогового элемента, первому входу блока сопряжения и шине питания, второй вход и выход накопителя соединены соответственно с первым выходом и вторым входом блока сопряжения, третий вход. которого является адресным, четвертый вход - информациойным, пятый и шестой входы управляющими входами устройства, второй выход блока сопряжения является информационным выходом устройства, введены регистр адреса, элемент ИЛИ, первый и второй элементы И, первый и второй формирователи импульсов и элемент задержки, причем третий выход блока сопряжения подключен к первому входу регистра адреса, четвертый выход - к первому входу элемента ИЛИ, пятый выход - к второму входу элемента ИЛИ и первому входу второго элемента И, второй вход которого соединен с первым входом первого элемента И и выходом порогового элемента, второй вход первого элемента И соединен с выходом элемента ИЛИ, третий вход которого соединен с шинои питания, выход первого элемента И соединен с первым входом первого формирователя импульсов, выход которого соединен с вторым входом регистра адреса и первым входом элемента задержки, выход которого подключен к первому входу второго формирователя импульсов, выход которого подключен к третьему входу накопителя, выходы регистра адреса и второго элемента И соединены соответственно с четвертым и пятым входами накопителя, третьи входы регистра адреса, первого и второго элементов И, вторые входы формирователей импульсов и элемента задержки соединены с первым входом накопителя.На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - пример реализации порогового элемента; на фиг. 3 - временная диаграмма работы устройства.Устройство содержит накопитель 1, блок 2 сопряжения, разделительный элемент 3, например диод, резервный источник 4 питания, выполненный, например, в виде блока ионисторов КИ 1-1 или КИ 1-2 ограничи-тельный элемент 5, например, резистор,фильтрующий элемент 6, например, конденсатор, пороговый элемент 7, регистр 8адреса, элемент ИЛИ 9, первый элементИ 10, первый формирователь 11 импульсов,элемент 12 задержки, второй формирователь 13 импульсов и второй элемент-И 4,шины нулевого потенциала 15, питания 16, "адреса 17, чтения 18, записи 19, информационные вход 20 и выход 21 устройст-. 10ва,Пороговый элемент 7 (фиг. 2) содержитстабилитрон 22, транзисторы 23 и 24 и резисторы 25 - 31, На выходе порогового элемента при определенной величине напряжения питания имеется высокий уровень на 15пряжения (логическая 1), а при снижении напряжения ниже этой величины - низкий уровень напряжения (логический О).Таким образом на выходе имеется логическая 1 при такой величине напряжения основного источника питания, при которой блок 2 сопряжения и элемент ИЛИ 9правильно воспринимают и преобразуютвходные сигналы устройства, т. е. не вносят в устройство собственных помех,Устройство работает следующим образом,Напряжение основного питания устройства с входа 16 подается на блок 2сопряжения, пороговый элемент 7, элемент ИЛИ 9 непосредственно и через разделительный элемент 3 на накопитель 1,регистр 8 адреса, формирователи 11 и 13импульсов, элемент 12 задержки и элементы И 10 и 14. Таким образом обеспечива-.ется питание всех элементов устройства ичерез ограничительный элемент 5 происхо- З 5дит зарядка резервного источника питания 4 (блок ионисторов) номинальным зарядным током.Для номинальной работы устройства необходимо, чтобы сигналы чтения и записина входе устройства появились после адресного сигнала с задержкой, определяемойвременем переключения регистра 8 адреса.При определенной величине напряженияна входе 16 устройства выходной сигналлогической 1 с порогового элемента 7 45разрешает прохождение через элементИ 10 на запускающий вход формирователя 11 входного сигнала чтения или записи, поступающего с входа 18 или 19 устройства через блок 2 сопряжения и элемент ИЛИ 9. При этом формирователь 11формирует сигнал С (фиг. 3), длительностью Т По сигналу С производитсяблокировка регистра 8 адреса, обеспечиваянеизменность сигналов на его выходе при,изменении сигналов на информационномвходе. Кроме того сигнал С поступает наэлемент 12, который задерживает его навремя Т, определяемого временем переключения регистра 8 адреса. Для повышения быстродействия устройства элемент 12 задержки можно выполнить так, чтобы он задерживал лишь передний фронт поступающего на него сигнала С (на фиг. 3 изображено штриховой линией). Сигнал С с выхода элемента 12 задержки запускает формирователь 13 для формирования сигнала Сз длительностью Тз, являющегося разрешающим сигналом для накопителя 1.Формирование сигнала Сз с задержкой на время Т направлено на то, чтобы задержать появление разрешающего сигнала на одноименном входе накопителя 1 при переключении сигналов на его адресном входе, вызванном появлением сигнала помехи на адресном входе 17 устройства до начала блокировки регистра 8 адреса. Формирователи 11 и 13 импульсов и элемент 12 задержки должны обеспечивать условие Т, Т, +Т,.Воздействие сигнала С на вход разрешения накопителя 1, проходящее после окончания переходных процессов в регистре 8 адреса, т. е. при неизменяющихся сигналах на входе адреса накопителя 1, полностью зашищает информацию в накопителе от разрушения, даже если нарушена правиль ная последовательность сигналов на адресном входе 17 и входе 18 чтения устройства или на указанные входы устройства действуют помехи, искажающие правильную последовательность входных сигналов.В режиме записи информации входным управляющим сигналом записи с входа 19 устройства через блок 2 сопряжения и элемент И 14, разблокированный сигналом логической 1 с выхода порогового элемента 7, накопитель 1 по входу выбора режима настроен на запись информации, в остальное время - на считывание ин. формации. При понижении напряжения во время выключения основного источника питания до величины выключения порогового элемента 7 последний сигналом логического О блокирует элемент И 14, запрещая работу элемента в режиме записи, и элемент И 10, запрещая прохождение через него запускаюшего сигнала на вход формирователя 11 импульса. Так как блокировка элемента И 10 может произойти во время действия на втором его входе запускающего сигнала, то на вход формирователя 11 импульса может поступить укороченный сигнал, что равносильно внутренней помехе устройства. Эта внутренняя помеха не может исказить уже начавшийся цикл выработки сигналов С - Сз, так как длительность выходного сигнала С формирователя 11 импульса не зависит от длительности сигнала на его входе, а формирователи 11 и 13 импульсов и элемент12 задержки получают питание от резервного источника 4 питания. Воздействие сигналов С на регистр 8 адреса и Сз на накопитель 1 и в данном случае, как и при функционировании устройства при номинальном напряжении основного источника питания, предотвращает переключение сигналов на входе адреса накопителя 1 при наличии разрешающего сигнала на одноименном входе накопителя .1, т. е. предотвращает разрушение информации в накопителе 1.После окончания выработки сигналов С - Сз на все время отсутствия напряжения основного источника питания накопитель 1 переводится на режим хранения информации (отсутствует сигнал Сэ на входе разрешения накопителя 1) с минимальным потреблением энергии по своему входу питания.Регистр 8 адреса, элементы И 10 и 14, формирователи 11 и 13 импульсов и элемент 12 задержки могут быть выполнены, как и накопитель 1, на элементах КМОП с минимальным потреблением тока. Это позволяет хранить записанную в накопителе 1 информацию в течение длительного отсутствия напряжения основного источника питания.При увеличении напряжения во времявключения основного источника питания до величины включения порогового элемента 7 последний сигналом логической 1 разблокирует элементы И 1 О и 14, разрешая как считывание, так и запись инфор мации в накопитель 1. Возможное появление в этом случае на выходе элемента И 10 укороченного запускающего импульса, который можно рассматривать как внутреннюю помеху устройства, не приведет к разрушению информации в накопителе 1, ибо в этом случае, как и при выключении основного источника питания, не нарушается временная диаграмма сигналов С - Сз.При использовании предлагаемого уст ройства имеется возможность сохранитьзаписанную информацию без разрушения при изменении сигналов на его адресном входе.Составитель О. Кулаков Редактор Е. Кривина Техред И. Верес Корректор И.Муска Заказ 761/45 Тираж 575 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий13035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4