Устройство для сопряжения двухмашинной вычислительной системы

(,я, Д 06 1 3/04 ИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) 1. Авторское свидетельство СССРР 752343, кл. 6 66 С 11/00, 1977.2. Авторское свидетельство СССРпо заявке Р 334 5003/18-24,кл. О 06 Р 3/04, 1981 (прототип) .(54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯДВУХМАШИННОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ,содержащее шесть блоков элементов И,два блока сравнения, дешифратор,триггер отсутствия сбоев, первыйэлемент И, элемент ИЛИ, первый входкоторого соеДинен синверсньга вйходом первого блока сравнения, а выходявляется выходом наличия сбоя устрой"ства, и счетчик сбоев, выход которого является выходом отказа устройства, причем прямой выход первого блока сравнения соединен с первым входом первого элемента И, а первыйи второй входы - соответственно с выходами первого и второго блоков элементов И, первые входы которых являются соответственно первым и вторымвходами кодов результата выполнениякоманды устройства, второй вход первого блока элементов И является первым тактовым входом устройства, пер-.вые входы третьего и четвертого блоков элементов И являются соответственно первым и вторым входами адреса результата выполнения командыустройства, группы выходов пятогои шестого блоков элементов И являют,ся соответственно первой и второйгруппами выходов кодов результатавыполнения команды, о т л и ч а ю .,.801075250 А щ е е с. я тем, что, с. целью сокращения аппаратурных затрат, в устройство введены группа триггеров, два эле.мента И и два элемента задержки, причем второй вход второго блока элементов И подключен к первому тактовомувходу устройства и через первый элемент задержки - к второму входу первого элемента И, выход которого соединен с первым входом второго элемента И, выход которого является выходомсинхронизации устройства и подключенк первьм входам пятого и шестого блоков элементов И, а второй вход соединен с выходом триггера отсутствиясбоев, вторые входы пятого и шестогоблоков элементов И соединены с пер- Евым входом кода результата выполнения команды устройства, а группы входов - с выходами триггеров группы,,первые входы которых подключены к С)соответствующим выходам дешифратора,а вторые входы - к входу синхрониза- "Сции устройства и входу сброса триггера отсутствия сбоев, входом уста.новки соециненного с выходом третье )го элемента И, первый вход которогоподключен к прямому выходу второгоблокасравнения, инверсный выход СДкоторого соединен с вторым входом,элемента ИЛИ, .выходом соединенногос входом счетчика сбоев, первый иМ,Второй входы второго блока сравнения,соединены соответственно с выходамитретьего и четвертого блоков элементов И, вторые входы которых соединены с.вторым тактовым входом устройства и через второй элемент задержки - Ъъс вторым входом третьего элемента И,вход дешифратора соединен с выходомИзобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах, к которым предъявляются повышенные требования к достоверности получаемых результатов.Известна дуплексная система вычислительных машин, содержащая блок сравнения результатов, счетчик сбоев, для каждой ЦВМ три группы элементов.И, блок дополнительных регистров и группу элементов ИЛИ, входы которой через элементы И первой группы соединены соответственно с первым выходом блока основных регистров ЭВИ, второй выход которого через элемен ты И второй группы подсоединен к входу блока дополнительных регистров, выход которого подсоединен через элементы И третьей группы к входу блока основных регистров 13. 20Недостатком этого устройства является наличие больших аппаратных затрат, что приводит к резкому снижению надежности устройства.Наиболее близким к изобретению 25 по технической сущности является устройство для сопряжения двух вычислительных машин, содержащее двенадцать блоков элементов И, три блока элементов ИЛИ, два дешифратора, два счетчика сбоев, четыре схемы сравне ния, триггер наличия сбоев, оперативную память, два элемента И-НЕ, элемент ИЛИ и два регистра, причем первый и второй входы устройства че рез первый и второй блоки элементов И подключены соответственно к первому и второму входам первого блока сравнения, прямой и инверсные выходы которого соединены соответственно с первым входом элемента ИЛИ и с первыми входами элемента И и триг.гера наличия сбоев, первый и второй адресные входы устройства подключены соответственно через третий и четвертый блоки элементов И к первому 45 и второму входам первого блока элементов ИЛИ, выход которого соединен, с первым входом оперативной памяти, выход которой соединен с первыми входами пятого и шестого блоков элемен тов И, а второй вход - с выходом второго блока элементов ИЛИ, входы которого соединены соответственно с выхо,дами седьмого и восьмого блоков эле-ментов И 2 1. 55НедоСтаток известного устройства .состоит в больших аппаратурных затратах.Целью изобретения является сокращение аппаратурных затрат60Поставленная. цель достигается тем, что в устройство, содержащее шесть блоков элементов И, два блока сравнения, дешифратор, триггер отсутствия сбоев, первый элемейт И,элемент ИЛИ, первый вход которого соединен с инверсным выходом первого блока сравнения, а выход является выходом наличия сбоя устройства, и счетчик сбоев, выход которого является выходом отказа устройства, причем прямой выход первого блока сравнения соединен с первым входомпервого элемента И, а первый и второй входы - соответственно с выходами первого и второго блоков элементов И, первые входы которых являются соответетвенно первым и вторым входами кодов результата выполнения команды устройства, второй вход первого блока элементов И является первым тактовым входом устройства, первые входы третьего и четвертого блоков элементов И являются соответственно первым и вторым входами адреса. результата выполнения команды устройства, группы выходов пятого и шестого блоков элементов И являются соответственно первой и второй группами выходов кодов .резуль- тата выполнения команды, введены группа триггеров, два элемента И и два элемента задержки, причем второй вход второго блока элементов И подключен к первому тактовому воду устройства и через первый элемент задержки - к второму входу первого элемента И, выход которого соединен с первым входом второго элемента И, выход которого является яходом синхронизации устройства и подключен к первым входам пятого и шестого блоков элементов И, а второйвход соединен с выходом триггера отсутствия сбоев, вторые входы пятого и шестого блоков элементов И соединены с первым входом кода результата выполнения команды устройства, а группы входов - с выходами триггеров группы, первые входы которых подключены к соответствующим выходам дешифратора, а вторые входы - к входу синхронизации устройства и входу. сброса триггера отсутствия сбоев, входом установки соединенного с вы- ходом третьего элемента И, первыйвход которого подключен к прямомувыходу второго блока сравнения, инверсный выход которого соединен с вторым входом элемента ИЛИ, выходомсоединенного с входом счетчика сбоев, первый и второй входы второго блока сравнения соединены соответственно с выходами третьего и четвертого блоков элементов И, вторыевходы которых соединены с вторым тактовым входом устройства и через вто"рой элемент задержки - с вторым входом третьего элемента И, входдешифратора соединен с выходом третьего блока элементов И.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - функциональная схема блоков сравнения.Устройство содержит (фиг1) блоки 1 - б элементов И, группы элементов И 7, входящие в состав пятого и шестого блоков 5 и б элементов И, блоки 8 и 9 сравнения, дешифратор 10,. элементы И 11 - 13, триггеры 14 групгы, элемент ИЛИ 15, счетчик 16 сбоев, триггер 17 отсутствия сбоев, элементы задержки 18 и 19, входы 20 и 21 и группы выходов 22 и 23 кодов результата выполнения команды, входы 24 и 25 адреса результата выполнения команды, вход 26 синхронизации 15 и тактовые входы 27 и 28 устройства.На фиг. 1 показаны ЦВМ 29 и 30, включающие регистры 31 и 32 общего назначения (РОН), регистры 33 и дополнительные регистры 34 слова сос О тояния программы, выход 35 синхронизации устройства и блоки 36 и 37 элементов И.Каждый иэ блоков 8 и 9 сравнения содержит группы элементов И 38 и 39 25 труппы элементов НЕ 40 и 41, элемент ИЛИ 42 и элемент НЕ 43, первый. и второй входы 44 и 45 и прямой 46 и инверсный 47 выходы.На фиг. 1 показаны также выход 48 ЗО наличия сбоя и выход 49 отказа.Устройство работает следующим образом.В исходном состоянии триггеры 14 и 17 находятся в нулевом состояниис что достигается подачей импульса по, входу 26 перед началом выполнения каждой выполняемой команды. Из двух ЦВМ 29 и 30 в устройство по вхо;дам 24 и 25 поступают адреса регистров 32 и 31, в один из которых 4 О после выполнения команды должен зано-, ситься результат. По входам 20 и 21 поступают результаты выполнения команды ЦВМ 29 и ЦВМ 30 соответственно (без записи результатов в регист ры 32 и 31) . С приходом тактового импульса на вход 28 в блоке 8 начинается сравнение кодов адресов. Если во всех.раз рядах кода адреса РОН ЦВИ 29 и ЦВМ 30 будут одинаковые значения, то на выходах всех элементов И 38 и 39 групп (фиг. 2) будут нулевые потенциалы, на выходе элемента ИЛИ 42 бу дет также нулевой потенциал, а на выходе элемента НЕ 43 будет единич ный потенциал. Сигнал с выхода 47 через элемент И 13 (на второй вход,. элемента И 13 подается тактовый им 6 О пульс, задержанный на элементе задержки 19)установит триггер 17 в единичное состояние. Кроме того, значение ксда адреса РОН ЯВМ 2965 с выходов элементов И блока 3 поступает на входы дешифратора (адреса)10 В соответствии с адресом на одном выходе дешифратора 10 появится высокий (единичный) потенциал, который установит соответствующий триггер 14 в единичное состояние. С выхода этого триггера 14 высокий потенциал поступает на входы тех групп 7 элементовИ блоков 5 и б, через которые должен записаться результат выполнения команды в заданные регистры 32 и 31.Если хотя бы в одном разряде кода адреса РОН значения не одинаковы, то на выходах соответствующих элементов И 38 и 39 будет единичный потенциал. На выходе элемента ИЛИ 42 появится также единичный потенциал, которые через. элемент ИЛИ 15 поступит на вход счетчика 16 и выход 48 устройства и будет свидетельствовать о наличии сбоя. Сигнал сбоя с выхода 48 поступает в блоки (не показаны) обработки прерываний обеих ЦгЧ, после чего в них начинает реализовываться микропрограмма повторения сбившейся команды.После выполнения команды и появления тактового импульса на входе 27 в блок 8 через бЛоки 1 и 2 поступают значения кодов результатов выполнения команды, В блоке 8 происходит сравнение результатов аналогично сравнению кодов адресов РОН в блоке 9. Если коды результатов равны, то на выходе элемента И 11 будет единичный потенциал, который поступает на вход элемента И 12, на другой вход которого поступает единичный потенциал с выхода триггера 17. С вМ- хода элемента И 12 единичный потенциал поступает на входы групп эле- ментов И 7, через которые код результата выполнения комаиды ЦВМ 29 с входа 20 записывается в соответствукщую пару регистров 32 и 31, выбранные единичным потенциалом с выхода триггера 14. Кроме того, высокий потенциал с выхода элемента И 12 поступает на входы блоков 36 и 37 и разрешает запись значений регистров ЗЗ, слова состояния программы ЦВИ 29 и ЦВМ 30 в дополнительные регистры 34 для хранения в них до получения очередного сигнала о выполнении команды с ввода элемента И 12.Если хотя бы в одном разряде кода результатов выполнения команд произойдет несовпадение, то на выходе 46 блока 8 появится единичный потенциал, который через элемент ИЛИ 15 поступает на выход 48 устройства и поступает далее в блоки обработки прерываний обеих ЦВИ, которые обеспечивают повторение только одной сбившейся команды. Для этого исходная информация сохранена: номер команды находитсяЭ регистрах 34, а.опеоанды - в соотзетстйужщих регистрах 32 и 3 1.Переполнение счетчика 26 сбоев ;классифицируется устройством как ьт каэ вычислительной систюю (отказ ,бднсй иэ ЦВИ). В этом случае по сигналу иа выходе 49 наступает прерывание в ре: шении задачи для диагностирования. Таким образом, устройство позволяет при сбое в одной нз ЦВИ системы исключить микрооперацню перезаписи содержимого дополнительных регист- ров и сократить аппаратные затраты, благодаря чему повышается надежность устройства. н всей системы в це лом.1075250 Вертлибелевич кто Филиал ЛИЦЩтент , г,увгород ул.Цроектная, 4 Составитель,В р Р.Цицика ТехредЖ.Каст 542 Тирюдс 693. ВНИИПИ Государственного по делам изобретений 13035, Москва, Ж, Раув