Многопороговый логический элемент

СООЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЗК 192 ИСАНИЕ .ИЗОБРЕТЕНИОРСКОМ,Ф СВИДЕТЕЛЬСТВУ К л исАРСТВЕННЫЙ КОМИТЕТ СС АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(71). Омский политехнический институт( 56) 1, Авторское свидетельство СССРпо заявке 9 2954891/18-21,кл. Н 03 К 19/23, 10.07.80.2, Авторское свидетельство СССР9 481136, кл, Н 03 К 19/23, 1975,(54)(57) МНОГОПОРОГОВЙ ЛОГИЧЕСКИЙЭЛЕМЕНТ, содержащий многопороговыйдискриминатор и линейный сумматорс парафазным выходом, состоящий иэвходных транзисторов, .объединенные .коллекторы которых через первыйреэистивный делитель соединены сположительным полюсом источника питания, эмиттер каждого иэ входных.транзисторов через резистор подключенк отрицательному полюсу источникапитания и соединен с соответствующимэмиттером многоэмиттерного транзис-,:тора, база которого связана с источ-ником опорного сигнала, а коллекторчерез второй резистивный делительподключен к положительному полюсуисточника питания, о т л ич а ю -.щ и й с я тем, что, с целью расши-рения функциональных воэможностей,он. дополнительно содержит группыиз двух параллельно включенных дискриминаторов с последовательными ЯО 1042183 А порогами срабатывания и многовходовой логический элемент ИЛИ, выходкоторого подключен к выходной клемме многопорогового логического элвмента, а каждый вход соединен с вы-.ходом соответствующей группы из двупараллельно включенных дискриминаторов, образованных соединением коллекторов двух транзисторов, база певого и эмиттер второго транзисторовподключены к выходам соответствующего резнстивного делителя, эмиттерпервого транзистора подключен к отрицательному полюсу источника питания, база второго транзистора соединека через резистор с положительнымполюсом источника питания, причемдискриминаторы с порогами срабатывания где Т - значение порога срабатывания, полученное по формальному алгоритму синтеза многопорогового логическогоэлемента;сц; - вес ( -го входа многопорогвого логического элемента1псоединены с выходами первого рез тивного делителя, а остальные дискр минаторы соединены с выходами, второ го резистивиого делителя.где Т - значение порога срабатыва-3ния, полученное по формальномуалгоритму синтеза многопорогового логическогоэлемента;ю - вес-го входа многопоро 1гового логического элемейта;1п,соединены с выходами первого резистивного делителя, а остальные дискриминаторы соединены с выходами второго резистивного делителя.Изменения в структуре многопорогового логического элемента по-"зволяют расширить функциональныевозможности элемента, поскольку по-. 15является возможность уменьшениябольших величин порогов как с чет-ными, так и нечетными номерами,за счет подключения соответствующихдискриминаторов к резистивному де-лителю, соединенному с инверсйымвыходом линейного сумматора.На чертеже приведена принципиальная схема .многопорогового логического .элемента.25Многопороговый логический элемент содержит линейный сумматор 1с парафазным выходом, состоящий иэвходных транзисторов 2, коллекторыковторых,объединены и соединены череэ резистивный делитель из резис-торов 3 с положительным полюсом ис-,точника 4 питания.Эмиттеры входных транзисторов:2через резисторы 5, определяющие ве-.са входов, подключены к отрицательному полюсу источника 6 питания ик эмиттерам многоэмиттерного тран-:зистора 7, база которого подключенак клемме источника 8 опорного сйгнала, а коллектор через резистивиый 40делитель из резисторов 9 подключенк положительному полюсу. источника4 питания. Точки 10 и 11 каждой:группы 12 из двух параллельно включенных дискриминаторов на транзисторах, 4513 и 14 соединены с соответствующимипоследовательными выходами одного.иэ резистивных делителей из резисторов 3 или 9, Эмиттер транзистора 13.каждой группы 12 параллельно вкдю . уОченных дискриминаторов соединен сотрицательным полюсом 15 источникапитания. База транзистора 14 черезрезистор 16 подключена к положитеЛЬному полюсу 17 источника питанияОбъединенные коллекторы транзисторов13 и 14 образуют выход группы 12параллельно включенных дискримийаторов, который связан с одним иэ входон элемента ИЛИ 18, Выход элементаили 18 подсоединен к выходу 19 мну- фгопорогового логического элемента.Клемьы 20 являются входами многойорогового логического элемента.Каждая группа 12, содержащая параллельно включенные однопорогозые 65 дискриминаторы с последовательнымизначениями порогов, работает следующим образом,Порог срабатывания однопорогового дискриминатора на транзисторе 13на единипч меньше порога срабатывания дискриминатора на транзисторе 14.Пусть в рассматриваемой группе 12пороги срабатывания дискриминаторовсоставляют соответственно 5 н 5 + 1.Пусть также рассматриваемая группа12 параллельно включенных дискриминаторов соединена с резистивным делителем, подключенным к прямомувыходу линейного сумматора 1. Еслидля комбинации двоичных сигналов,поступивших на клеммы 20 линейногосумматора 1, выполняется условиеи,щ,(5 то ток, протекающий4 ерез резистивный делитель, включенный в прямую ветвь линейного сумматора 1, создает в точках 11 и 10падения напряжения, которые не вызывают срабатывания дискриминаторана транзисторах .13 и 14 с порогами5 и 5 + 1., При этом эмиттерный переход транзистора 14 заперт и ток отположительного полюса 17 источникапитания через резистор 16 и коллекторный переход транзистора 14 поступает через открытый транзистор 1 3к отрицательному полюсу 15 источника питания. На выходе рассматриваемой группы 12 присутствует низкийуровень напряжения, соответствующийлогическому нулю. Если выходной набор переменных многопороговогр элеимента удовлетворяет условиюц -51=то через резистивный делитель,включеннйй в цепь прямого выходалинейного сумматора, протекает ток,больший тока для комбинации входныкпеременных, удовлетворяющий условиюЕ .Сц.(5, то приводит к пониженауй потенциалов в точках 10 и 11резистивиого делителя и срабатыванию дискриминатора с порогом 5. Транзистор 13 рассматриваемой группы 12параллельно включенйых дискриминаторов закрывается, и на ее выходе устанавливается уровень напряжениЮ, соответствующий логической единице..Если для входного набора много- порогового логического элемента.сО-,иблюдается условие Е Х ь 5+1, потенциал в точке 10 резистивного делителя понижается до величины, достаточной для сабатывания дискриминатора с порогом 5 + 1. При этом эмиттерный переход транзистора 14.1042183 Сигналы на выходах групп 12 параллельно включенных однопороговыхдискриминаторов4 в Прямойвыход линейного суммато- ра Инверсный выход линейногосумматора Значениереализуемой функции Т = 4 2- 11 2 С 8 7 б О О 0 0 О 0 0 О О О 1 2 0 1 0 3 4 5 4 3 1 О О О О 0 0 0 1 рассматриваемой группы 12 отпираетсяи ток, протекающий от положительногополюса 17 источника питания черезрезистор 16, переключается в цепь резистивного делителя, подключенногок прямому выходу линейного сумматора 1, На выходе группы 12 параллельно включенных дискриминаторов с порогами 5 и 5 + 1 устанавливаетсянизкий уровень напряжения, соответствующий логическому нулю. 10Рассмотрим работу многопорогового логического элемента на примереэлемента, реализующего функциюГ(х; х,. ,Х 8) = Х 9 х О+.О+хеЗначения весон входов и порогов . 15для реализации функции нечетности,полученные по формальному алгоритму синтеза мчогопорогового логиче-,ского элемента, равны со.)= в 2= ==из= 1 т = 1, т 2= 2 тн = 8.Многопороговыйлогический элементдля реализации заданной переключа.тельной функции должен иметь тот женабор весов входов и)= ы =со 8 1, Пороги срабатывания дискриминаторон, подключенных к резистинному делителю, включенному в прямую ветвь линейного сумматора, рав"ныТ = 1, Т 2 = 2, Т 3= 3, Т 4 - 4Пороги срабатывания дискриминаторов подключенных к резистивномуделителю, включенному в инверснуюветвь сумматора, пересчитываютсяпо формуле (1) и равны Т = 4,1Т 3, Т = 2, Т 8 = 1.Ток в цепи прямого (инверсного)выхода линейного сумматора 1 пропорционален числу входных переменныхэлемента, равных единице (нулю ).Пусть на клеюи 20 линейного сумматора 1 подан набор переменных, 40вудовлетворяющий условию).ц).01В этом случае все транзисторы 2 закрыты и потенциалы точек 10 и 11 ф 5делителя из резисторов 3 равны потенциалу положительного полюса источника 4 питания, Ни один из дискри- минаторов, подключенный к резисторам 3, не срабатывает, и на выходах групп 12 параллельно включенных однопороговых дискриминаторов с порогами Т и Т 21 ТЗ и Т 4 устанавливается уровень логического нуля.В цепи коллектора многоэмиттер- ного транзистора 7 протекает ток, значение которого соответствует восьми переменным, ранным нулю, При этом в точках 10 и 11 делителя из резисторов 9 устанавливаются низкие уровни напряжения, приводящие к срабатыванию всех дискриминаторон с порогами Т, Т, Т. Т. На выходах соответствующих групп 12 параллельно нключенных дискриминаторов также устанавливаются низкие уровни напряжения, что приводит к появлению сигнала логического нуля на выходе 19 многопорогоного логического элемента.Если на одной из клемм 20 линей ного сумматора 1 присутствует единичное значение входной переменной, а на,.остальных нулевые, то н цепи прямого выхода линейного сумматора протекает ток, определяемый одним единичным значением входной перемен,ной, в цепи инверсного выхода - ток, пропорциональный смеси значениям нулевых переменных, В этом случае срабатывает дискриминатор с порогом ТФ 1 ф подключенный к прямому выходу линейного сумматора, и все дискриминаторы,подключенные к инверсному выходу. На одном из входов элемента ИЛИ 18появляется сигнал логической единицы, который определяет единичноезначение выходной функции многопорогового логического элемента.Аналогичным образом работает многопороговый элемент и при другихкомбинациях входных сигналов.Значения логических сигналов на выходах групп 12 параллельно включенных дискриминаторов, а также значения функции, реализуемой элементом,в зависимости от комбинаций входныхсигналов, приведены в таблице,1,О 42183 Продолжение таблицы Значениереализуемой функции Сигналы на выходах групп 12 параллельно включенных однопороговыхдискриминаторов Инверсныйвыход линейногосумматора Т=4 Т=2 3 Т = 1 6 Т, 1 .Т;= 3 Т=2 Т=4 О О О О О О,Приведенные изменения в структуре многопорогового логического элемента позволяют расширить его функциональные возможности эа счет увеличения числа реалиэуежх функций.Известный многопороговый логический элемент не позволяет реализовать рассмотренную функцию, поскольку к прямому выходу его линейного сумма-,25 7147/57одписное ВНИИПИ 3Тираж 936 филиал ППП "П г ужгород, ул ент",Проектная,4 Прямойвыход линейногосумматора тора должны быть подключены дискри"минаторы с порогами срабатыванияТ = 1, Т = 3, Т = 5, Т.,7, ак инверсной ветви - дискриминаторыс порогами Т = 7, Т+ 5, Т фф 3,Т = 1 среди которых имеются поро 8ги Т = 7 И Т 2 = 7, превосходящнемаксимально допускаемые значениядля элементов подобного типа,