Устройство для приема избыточной информации

.М. ЛягинОнищенко,Ю,И. БессарСмирнов аб о СССР79СССР видетельст С 19/28, 1 детельство /18-24, 981(протот и). од СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) 1, АвторскоеИ 824263, кл О 082, Авторское свпо заявке И 325088кл. С 08 С 19/28,(54)(57) 1 УСТРОЙСТВО ДЛЯ ПРИЕМАИЗБЫТОЧНОЙ ИНФОРМАЦИИ, содержащееприемник, вход которого являетсявходом устройства, выход приемникасоединен с входом буферного блокапамяти, первые выходы которого соединены с входами Формирователя двоичных кодовых комбинаций единичноговеса, второй выход через пороговыйселектор - с входом двоичного регистра и непосредственно с первым входомблока сравнения, первый выод и второй вход которого соединены соответственно с первыми входом и выходомблока регистров памяти, вторые входи выход блока регистров памяти соединены соответственно с выходом декодера и выходом устроиства, о т " л и ч а ю щ е е е с я тем, что, с целью упрощения устройства, в него введены преобразователь информационных сигналов и элемент ИЛИ, выход которого соединен с входом декодера, выход двоичного регистра и выход Формирователя двоичных кодовых комбинаций единичного веса соединены соответственно с информационным и управляющим входами преобразователя информационных сигналов, выходы которого соединены соответственно с первым и вторым входами элемента ИЛИ, третий выход которого подключен к выходу порогового селектора. а е 2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что преобразователь информационных сигналов вы" полнен на триггере, ключах и инверторе, выходы триггера соединены с управляющими входами ключей вых первого ключа через инвертор и выход ьи второго ключа непосредственно сое- , фар динены соответственно с первым ивторым входами преобразователя информационных сигналов, информационные входы ключей и вход триггера соедине- фф ны соответственно с информационным и управляющим входами преобразователя информационных сигналов.1032Изобретение относится к электросвязи, а именно к приемным устройствам дискретных систем связи, использующих составные сигналы с избыточностью, формируемые на основе двоичных помехоустойчивых кодов.Известно устройство для приема избыточной информации, содержащее приемник, пороговые селекторы, дека О дер, блоки буферной памяти, блоки регистров памяти, сумматор, блок вычитания, усилитель и блок управления выдачей инФормации Г 1Достоинством этого устройства является возможность практической реализации оптимального приема в целом,Недостаток устройства - сильное20 влияние параметров отдельных блоков устройства на качество приема избыточной информации.Наиболее близким к предлагаемому по технической сущности является устройство для. приема дискретной информации содержащее приемник информации, вход которого подключен к входу Устройства, выход - к входу буферного блока памяти, первый выход буферного блока памяти соединен сЗО первым входом блока управления выдачей информации и через пороговый селектор - с первым входом декодера и .входом первого блока регистра памяти, выход которого соединен с первым входом сумматора по модулю два, выход декодера соединен с первым входом второго блока регистров памяти, первый выход и второй вход которого соединены соответственно с вторым входом 4 О и выходом блока. управления выдачей информации, второй выход блока регистров соединен с выходом устройства, причем выход третьего блока регистров памяти соединен С вторым входом 45 декодера, вторые выходы буферного блока памяти соединены через решающий блок с вторыми входами сумматора по модулю два, выходы которого сое. динены с входами третьего блока ре гистров памяти 2.Известное устройство обеспечивает высокую помехоустойчивость приема составных сигналов с избыточностью так как реализует прием сигналов , 55 в целом, используя при этом только элементы дискретной техники. Оно позволяет обрабатывать сложные сигналы, формируемые на основе и не- двоичных избыточных кодов.Данное устройство реализует способ декодирования в целом по методу соседней зоны, характерной особенностью которого является Формирование двух двоичных кодовых комбина" ций:первая определяет грубую оценку сложного избыточного сигнала, а втораяединичного веса ) соответствует наиболее вероятному вектору ошибки. Операция исправления ошибок в известном устройстве заключается в параллельном поразрядном суммироваяии указанных двоичных кодовых комбинаций с помощью блока сумматоров по модулю два. Ее результат определяет вторую грубую оценку избыточного сигнала, которая запоминается во втором двоичном регистре.В известном устройстве нерационально используются блок сумматоров по модулю два и второй двоичный регистр.Наличие функционально пассивных блоков блока сумматоров по модулю два второго двоичного регистра обуславливает неоправданную сложность известного устройства, снижает его технологичность, экономичность и надежность Функционирования, а в конечном счете и помехоустойчивость приема сигналов с избыточностью. Цель изобретения - упрощение устройства путем исключения функционально пассивных блоков.Указанная цель достигается тем, что в устройство для приема избыточной информации, содержащее приемник, вход которого является входом устройства, выход приемника соединен с входом буферного блока памяти, первые выходы которого соединены с входами формирователя двоичных кодовых комбинаций единичного веса, второй выход через пороговый селектор - с входом двоичного регистра и непосредственно с первым входом блока сравнения, первый выход и второй вход которого соединены соответственно с первым входом и выходом блока регистров памяти, вторые вход и выход блока регистров памяти соединены соответственно с выходом декодера и выходом устройства, введены преобразователь информационных сигналов и элемент ИЛИ, выход которого соединен с входом декодера, выход двоичногорегистра и выход формирователя двоичных кодовых комбинаций единичноговеса соединены соответственно с информационным и управляющим входамипреобразователя информационных сигналов, выходы которого соединены соответственно с первым и вторым входамиэлемента ИЛИ, третий выход которогоподключен к выходу порогового селектора, 0Кроме того, преобразователь информационных сигналов выполнен натриггере, ключах и инверторе, выходы триггера соединены с управляющимивходами ключей, выход первого ключа 15через инвертор и выход второго ключанепосредственно соединены соответственно с первым и вторым выходамипреобразователя информационных сигналов, информационные входы ключей ивход триггера соединены соответственно с информационным и управляющимвходами преобразователя информационных сигналов,На фиг.представлена структурная схема предлагаемого устройствана фиг. 2 - функциональная схемалогического блока,Устройство для приема избыточнойинформации содержит следующие блоки:приемник 1 ( демодулятор ), осуществляющий преобразование входногосоставного сигнала с избыточностьюв выходной аналоговый составной избыточный сигнал. Режим его функционирования определяется используемымиэлементарными канальнцми сигналами(т,е. видом модуляции ) и способомих обработки ( когерентный, некогерентный и т.д.);40буферный блок 2 памяти, в котором запоминается составной аналоговый сигнал с избыточностью. Считываться из данного блока укаэанныйсигнал может многократно ( с регенерацией ),пороговый селектор 3, представляющий собой нелинейный однопороговый блок, в котором величина порогаопределяется характеристиками. каналаи выставляется оператором вручную,- декодер 4, отождествляющийвходные двоичные кодовые комбинацииполного безизбыточного кода с выходными разрешенными кодовыми комбинациями избыточного кода 55- блок 5 регистров памяти, в котором запоминаются две разрешенныекодовые комбинации блок б сравнения. С его помощью определяется та из двух разрешенных кодовых комбинаций, хранящихся в блоке 5, которая в наибольшей степе" ни соответствует входному сигналу.По команде из блока 6 в блок 5 двоичных регистров памяти выдает на выход устройства ту или другую разрешенную кодовую комбинациюили ее информационные символы для разделимых кОдов, или соответствующую комбинацию двоичного полного хода )- двоичный регистр 7. В него за- писывается и хранится заданное время двоичная кодовая комбинация - первая грубая оценка избыточного сигналаформирователь 8 двоичных кодовыхкомбинаций единичного веса, состоящий из генератора линейно изменяющегося напряжения, элементов Сравнения, элемента ИЛИ и двоичного регистра. Данный формирователь определяет минимальный разностный сигнал. Его номер соответствует номеру единичного разряда выходной двоичной комбинации единичного веса;элемент ИЛИ 9 служит для согласования выходов логического блока и порогового селектора с входом декодера;преобразователь 10 информационных сигналов, состоящий иэ ключей 11 и 12, триггера 13 и инвертора (элемент НЕ )4, На его информационный вход последовательно подается двоичная кодовая комбинация - первая грубая оценка избыточного сигнала. На его управляющий вход из формирователя 8 поступает двоичная комбинация единичного веса, причем синхронно с комбинацией по информационному входу. Для всех нулевых управляющих сигналов соответствующие информационные сигналы блока без изменения проходят на его выход. Единичный управ ляющий сигнал изменяет соответствующий информационный сигнал напротивоположный, инвертированный сигнал выдают по отдельному выходу.Сущность работы устройства заключается в следующем.На выходе порогового селектора врезультате нелинейной обработки.изсовокупности входных разностных аналоговых сигналов формируют совокупность сигналов ( символов ), являющуюся первой грубой оценкой избыточного сигнала, Из аналогового разностного сложного сигнала с помощью решающегсблока формируют также двоичную кодо-вую комбинацию единичного веса, отображающую вектор наиболее вероятнойошибки. Номер единичного символав этой комбинации соответствует номеру ошибочного символа в комбинациипервой грубом оценки с определеннойвероятностью, что учитывается алгоритмами Функционирования известного ипредлагаемого устройств. Комбинация 10ошибки хранится в выходном регистререшающего блока, а первая грубаяоценка хранится в первом двоичномрегистре до тех пор, пока в декодербосуществляется декодирование комбинации первой грубой оценки, По оконца"нии этого процесса из указанных регистров последовательно через логический блок считываются двоичныекомбинации. На выход логического 20блока проходят без изменения вседвоичные символы комбинации первойгрубой оценки за исключением одногосимвола, которому соответствует единичный символ комбинации, считываеной из выходного регистра решающегоблока. Предлагаемый алгоритм не требуетиспользования второго двоичного регистра, а вместо сложного блокасумматоров по модулю два применяютпростой логический блок; Остальныеоперации такие же как и в известномустройстве,Устройство для отработки избыточной35информации работает следующим образом.Составной сигнал с избытоцностьюиэ канала связи поступает В приемник 440где преобразуется в выходную совокупность разностных элементарныханалоговых величин Х =- Хт, Х, Х,,Х ), где ь - количество элементарных сигналов в составном избыточном сигнале или количество двоичных45символов в комбинации избыточногокода. Эта аналоговая комбинация Хзапоминается в буферном блоке 2 памяти, Далее аналоговые сигналы Хпоступают на вход порогового селекто Ора 3, который преобразует их в двоичные сигналы символы ) У; /; = 1 и /.Двоичные сигналы У подаются в двоичный регистр 7 и на вход декодера 4,который отождествляет двоичную кодовую комбинацию У 1 У, У 2, УЭ,У ) с ближайшей выходной разрешен"ной двоичной кодовой комбинацией У Эта комбйнация записывается и хранится(в блоке 5 регистров памяти.Из буферного блока 2 памяти аналоговые разностные сигналы также параллельно считываются в формирователь8, в котором определяется наименьшийиэ аналоговых сигналов. На выходеФормирователя 8 формируется двоичнаякодовая комбинация, в которой единичный символ находится в разряде с темже номером, что и наименьший аналоговый символ. Другие 1,п - 1) разрядовнулевые. Эта двоичная кодовая комбинация единичного веса запоминается ввыходйм двоичном регистре формирователя 8.После того, как процесс декодирования в декодере 4 эаканциваетсяиз двоичного регистра 7 и регистраФормирователя 8 в преобразователь10 подаются синхронные двоичные кодовые комбинации, На выходе преобразователя 10 Формируется вторая грубая оценка ( двоичная кодовая комбинация ) избыточного сигнала. Эта комбинация отличается ат комбинации, первойгрубой оценки в разряде, номер которого совпадает с номером наименьшего.по амплитуде аналогового символа,Процесс преобразования первой оценкиво вторую следующий. С выхода двоичного регистра 7 комбинация последовательно поступает на информационныевходы ключей 11 и 12. Управляютсяклюци двоичными символами, поступающими с выходапоследовательно ) решающего блока на вход триггера 13,Бсли на вход триггера 13 поступаетнулевой сигнал, то открыт ключ 11.Если на вход триггера подается единичный сигнал, то ключ 11 закрывается, ключ 12 открывается и соответствующий информационный сигнал, изменяясь на противоположный, с помощьюинвертора 14 поступает на выходпреобразователя 10, Выходные сигналылогического блока через элемент ИЛИ9 поступают. на вход декодера 4, вкотором отождествляются с разрешенной двоичной кодовой комбинацией,Эта комбинация запоминается в блоке5 регистров памяти,В блок б сравнения поступают точ. ная оцен ка избыточного си гнала Х, считываемая из блока 2, и двоичные разрешенные кодовые комбинации У Р1 и У 2 . В блоке 6 определяется: какая иэ двух разрешенных комбинаций больше.ВНИИПИ Госу по дела 113035, Мосаж 618 Подписрственного комитета СССРизобретений и открытийа, Ж, Раушская наб., д. 4/ е лиал ППП "Патент", г. Ужгород, ул ная,7соответствует сигналу точной оценки Х. Эта комбинация по управляющему сигналу, вырабатываемому в блоке 6; считывается из блока 5 на выходе устройства. 5Таким образом, в предлагаемом устройстве без сложного блока сумматоров по модулю два, а также второго двоичного регистра удалось реализовать прием составных избыточных сигналов в целом.Новый алгоритм также пригоден для обработки составных сигналов с избыточностью, формируемых и на основе недвоичных избыточных кодов.15Предлагаемое устройство для обработки избыточной информации обладает более высокими технико-экономическими показателями по сравнению а известным устройством. 20Техническое преимущест во изобретения по сравнению с базовым объектом заключается в отсутствии блока сумматоров по модулю два и двоичного регистра25 Положительный эффект, который может быть получен в результате использования предлагаемого изобретения по сравнению с известным устройством, состоит в упрощении алгоритма функцид" нирования всего устройства, а также в улучшении его технологичности, повышении экономичности и надежности.Косвенно ориентировочный выигрыш в ячейках памяти может быть определен следующим образом.Пусть в блоках 2, 7 - 10 известного устройства содержится по ь двоич" ных ячеек. В предлагаемом устройстве в блоках 9 и 10 такого количества ячеек памяти нет. Следовательно, ориентировочный выигрыш равен у - -403,2г 1что свидетельствует о более простойконструкции нового устройства посравнению с известным.