Множительно-делительное устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциалистическихРеспублик(22)Заявлено 06,04.81 (23) 3с присоединением заявки УЙ 1)М. Кл. 066 7/1 71146/18-24(23) П ССЕР ао деан забрете и втеуцт(54) М Цель изобретения - повышение быстродействия и расширение области примененза счет умножения на тт и деления на п 1широтно-импульсных сигналов,Поставленная цель достигается тем,что в множительно-делительное устройство, содержащее времяимпульсный множительно-делительный блок, формировательимпульсов, триггер, потенциальный входвремяимпульсного множительно-целительного блока является входом сигнала-сомножителя постоянного тока, вход формирователя импульсов является синхронизирующим входом устройства, выход формирователя импульсов соединен со счетнымвходом триггера, прямой выход которогоподключен к первому коммутирующемувходу времяимпульсного множительноделительного блока, введены инвертор,переключатель, блок определения знакасигнала и соединенные последовательнотт -1 дополнительных времяимттульсныхмножительно-делительных блоков, причемвыход времяимпульсного множительноия рО ает низработатьи оигнала 1Изобретение относится к электричес-,ким вычислительным устройствам, производящим умножение и деление сигналапостоянного тока и широтно-импульсныхсигналов, и может быть использовано ваналоговых вычислительных машинах,Известно множительно-делительноеустройство, содержащее генератор тактовых импульсов, триггер, ключи, компаратор 1),Недостатком устройства является низкое быстродействие и невозможность работы с большим числом преобразуем сигналов.Наиболее близким к предлагаемому является множительно-делительное устройство, содержащее времяимпульсный множительно-делительный блок, форми ватель импульсов, триггер 2Известное устройство облад ,ким быстродействием и может только с двумя преобразующим55 3 10 дештельного блока соединен с потенциальным входом первого дополнительного времяимпульсного множительно-дели- тельного блока, выход последнего дополнительного времяимпульсного множительно-делительного блока соедннен с входом инвертора и первым входом переключателя, второй вход которого соединен с выходом инвертора, выход переключателя является выходом устройства, 2 ь входов блока определения знака сигнала являются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему входу переключателя, первые управляющие входы всех времяимпульсных множительноделительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех время- импульсных множительно-делительных блоков являются входами широтно-импульсных сигналов-делителей, прямой выход триггера подключен к первым коммутирующим входам дополнительных время- импульсных множительно-делительных блоков, инверсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множитель- но-делительных блоков.Блок определения знака сигнала содержит 2 и - 1 соединенных последовательно элементов И, первый и второй входы перво. о элемента И и вторые входы остальных элементов И являются соответствукицими входами блока определения знака сигнала, выходом которого является выход последнего элемента ИВремяимпульсный множительно-дели- тельный блок содержит соединенные последовательно первый ключ, первый масштабный резистор, второй и третий ключи, второй масштабный резистор, инвертирующий интегратор, четвертый ключ и третий масштабный резистор, а второй вывод первого масштабного резистора подключен к второму выводу третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, вход первого ключа является потенциальным входом времяимпульсного множительно-делительного блока, выходом которого является выход инверирующего интегратора, управляющие входы второго и третьего ключей являются соответственно первым и вторым коммутирующими входами времяимпульс- НОГО множительно"делительного блока, управляющие входы первого и четвертса о 01116 .ключей являются соответственно первыми вторым управляющими входами времяимпульсного множительно-делительногоблока.На фиг. 1 изображена функциональнаясхема предлагаемого множительно-делительного устройства; на фиг. 2 - функциональная схема времяимпульсного .множительно-делительного блока; на фиг, 31 О функциональная схема блока определениязнака сигнала.Устройство содержит времяимпульсныемножительно-делительные блоки 1 1,1, инвертор 2, переключатель 3, форми 15 рователь 4 импульсов, триггер 5, блок 6определения знака сигнала, вход 7 сигнала-сомножителя постоянного тока, синхронизируюший вход 8, входы 9 9,9 широтно-импульсных сигналов-дели 20 мых входы 10, 102 , 10 п широтно-импульсных сигналов-делителей, знаковые входы 11, 11, , 11, выход 12 устройства, первый, второй, третий и четвертый ключи 13-16, первый,25 второй и третий Масштабные резисторы17-19, инвертирующий интегратор 20,,интегрирующий конденсатор 21, шину 22нулевого потенциала, потенциальный вход23, первый и второйкоммутирующиевходы 24 и 25, первый и второй управляющие входы 26 и 27, выход 28 врем яимпульсного множительно -делительногоблока, элементы И 291, 29, 29 д -.29 п , входь ЗОФ 30 хф " ф 302 л. и выход 31 блока определения знака сигнала,Множительно-делительное устройствоработает следующим образом,В первый период широтно-импульсного4 О сигнала, фиксируемый формирователем 4импульсов и триггером, который поступаетс синхронизируюшего входа 8 вторыеключи 14 всех времяимпульсных множительно-делительных блоков 11, 1, ,1, замкнуты, а третьи ключи 15 разомкнуты. Поэтому выходные напряжениявсех времяимпульсных множительно-делительных блоков 1 1 1 не изменяются и остаются в первом периодепостоянными., В конце первого периодав момент размыкания вторых ключей 14на интегрирующих конденсаторах 21 в1 -ом врем яимпульсном множительно-делительном блоке формируется напряжение где 0,0;- потенциальные сигналы навходах и выходах время1001импульсных множительноделительных блоков;О 1 - импульсные сигналы навходах 9,О - импульсные сигналы на 5входах 10 м 11=1,о,: 1,в,В установившемся режиме напряжение,еопределяемое по формуле (Х), равно нулю. Поэтому во втором периоде широтноимпульсного сигнала отклонение выходного напряжения времяимпульсного множительно-делительного блока 1-1 в конце15второго периода от его значения в концепервого периода широтно-импульсногосигнала равно: где- момент времени, соответствующий окончанию второго периодаширотно-импульсного сигнала;Ти - постоянная времени инвертируюшего интегратора 20; 25Р. 8- величина сопротивления второгомасштабного резистора 18;величина емкости интегрируюшего конденсатора 21.Таким образом, в установившемсярежиме выходное напряжение любого времяимпульсного множительно-делитель- ного блока постоянно, а пульсации отсутствуют. Отсутствие пульсаций на выходе каждого времяимпульсного множительно 35 делительного блока позволяет соединятьих последовательно и получать в результате высокую точность выполнения операций умножения и деления сигнала постоянного тока на широтно-импульсные40сигналы.На выходе 12 множительно-делительюго устройства формируется сигналПи:и 1 .о,П 6где МпО - знак выходного напряжения.иЗнак выходного напряжения определяется переключателем 3. формирование сигнала управления переключателем 3 производится блоком 6 определения зна. ка сигнала.По сравнению с прототипом предла гаемое множительно-делителыве устрой 55 ство характеризуется повьппенньвю быстродействием и возможностью умножения и деления на большое число широтно- импульсных сигналов. 116 4 Формула изобретения 1. Множительно-делительное устройство содержащее времяимпульсный множительно-делительный блок, формирователь импульсов, триггер, потенциальный вход времяимпульсного .множительно-делитель ного блока является входом сигнала-чгомножителя постоянного тока, вход формирователя импульсов является сипхронизируюшим входом устройства, выход формирователя импужсов соединен со счетным входом триггера, прямой выход которого подключен к первому коммутирующему входу времяимпульсного множительноделительного блока, о т л и ч а ю ш ее с я тем, что, с целью повышения быстродействия и расширения области применения за счет умножения на и и деления на гп широтно-импульсных сигналов, в него введены инвертор, переключатель, блок определения знака сигнала и соеди-. ненные последовательно р -1 дополнительных времяимпульсных множительно-дели- тельных блоков, причем выход основного врем яимпульсного .множительно-делитель- ного блока соединен с потенциальным входом первого дополнительного время- импульсного .множительно-делительного блока, выход последнего дополнительного времяимпульсного множительно-делитель- ного блока соединен с входом инвертора и первым входом переключателя, второй вход которого соединен с выходом инвертора, выход переключателя является выходом устройства, 2 о входов блока определения знака сигнала являются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему входу переключателя, первые управляющие входы всех времяим-: пульсных множительно-делительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех времяимпульсщ нс множительно-делительных блоков шляются вхсдами широтно-импульсных сигналов-делителей, прямой выход триггера подключен к первым коммутирующим входам дополнительных времяимпульсных множительноделительньпс блоков, инверсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множительно-делительных блоков.2, Устройство по и. 1, о т л и ч а юш е е с я тем, что блок определения знака сигнала содержит 2 п -1 соединенных последовательно элементов И, первый и второй входы первого элемента И и7 1001 вторые входы остальных элементов И яв- ляются соответствующими входами блока определения знака сигнала, выходом которого является выход последнего элемента И. 53. Множительно-делительное устройст.во по и. 1, о т л и ч а ю ш е е с я тем, что времяимпульсный множительноделительный блок содержит соединенные последовательно первый ключ, первый масштабный резистор, второй и третий ключи, второй масштабный резистор, инвертируюший интегратор, четвертый ключ и третий масштабный резистор, а второй вывод первого масштабного резистора подключен к второму выводу третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, .вход первого ключа является потенциаль 116 8ным входом времяимпульсного множительно-делительного блока, выходом которогоявляется выход инвертирующего интегратора, управляющие входы второго итретьего ключей являются соответственнопервым и вторым коммутирующими входами времяимпульсного множительно-делительного блока, управляющие входыпервого и четвертого ключей являютсясоответственно первым и вторым управляющими входами времяимпульсногомножительно-делительного блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР409234, кл, С 066 7/16, 1970,2 Карпов Р. Г. и др, Преобразованиеи математическая обработка широтноимпульсных сигналов. Машиностроением,1977, с, 128-130, рис, 93 (прототип), Юф1001116 г 7 2 ий. 2 Срставиеель О, Отрадновктор Н. Сташишина ТехредЖ.КастелевичКоррек Била Заказ 1398/57 Тираж 704 Подпи ВНИИПИ Государственного комитета ССС по делаью изобретений к открыти 113035, Москва, Ж, Раушская на