Аналого-цифровой преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик н 995316(73) Приоритет Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 07.02.83 В.И.Егоров, В.А.Черепанов и М.Г.Рохма)Ст Р"гСыктывкарский лесопромышленный комплеж"им.Ленинского ркомсомола и Харьковский ордена Ленина полйтешщческнйинститут им, В,И.Ленина(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к информационно-преобразовательной технике и может .быть использовано в устройствах преобразования, например, напряжения в код.Наиболее близким к предлагаемому является аналого-цифровой преобразователь, содержащий цифроаналоговый преобразователь, компаратор, генератор. тактовых импульсов, триггер циклов, регистр сдвига, буферный регистр и блок управления, выполненный в виде выходного регистра, трехвходовых элементов И и линий задержки, количество которых равно разрядам преобразования, причем выход генератора тактовых импульсов (ГТИ) соединен с одним из входов элементов И каждого разряда, через элемент И со счетными входами регистра сдвига . каждого разряда (кроме первого), выполненного на последовательно соединенных НЯ-триггерах, через элемент И первого разряда регистра сдвига и через элемент задержки с одним из входов триггера циклов, выход которого соединен с элементом И первого разряда регистра сдвига, выход которого через линию задержки соединен с первым входом НЯ-триггера 1-го разряда регистра сдвига, выход которого соединен с вторым входом элемента И первого разряда, а выходы НБ-триггеров всех последующих разрядов соединены с вторыми входами.элементов И соответствующих разря.дов и установочными входами выходного регистра блока управления, а также элементами И регистра сдвига соответствующего разряда, применяющимися для Формирования бита. переноса сброса предыдущего ВБ-триггера в регистре сдвига, причем одновременно с этим третьим входы элементов И каждого разряда соединены с выходом компаратора через элемент НЕ, а выходы элементов И через ли- .нии задержки каждого разряда соединены с Н-входами триггеров выходного регистра, который посредством ключей управляет выходом цифроаналогового преобразователя (1).Недостатком устройства являетсянеобходимость строгой синхронизации и задержки во времени тактового импульса на Н-вход и импульса запуска, на Б-вход триггера циклов) импульсов на Я-входе и Н-входе первого. разряда регистра сдвигай импульса З 0 .с выхода компаратора, тактового им 995316пульса и одновременно с этим наличия предыдущего состояния триггера сдвига соответствующего разряда,Это усложняет отладку схемы, требует сложных в реализации и ненадежныхв работе схем, перенастройки схемпри переходе на другой диапазон тактвых частот, уменьшает быстродействие всего преобразователя в целомза счет наличия 2-тактной схемысинхронизации.Цель изобретения - повышениебыстродействия и надежности работы устройства.Поставленная цель достигается темчто в аналого-цифровой преобразователь, содержащий блок управления,включающий регистр управления, выходы которого через цифроаналоговыйпреобразователь соединены с первымвходом компаратора, второй входкоторого соединен свходной шиной,триггер циклов, первый вход которого соединен с шиной запуска, ге-нератор тактовых импульсов, выходкоторого соединен с первым входом регистра сдвига, введен буферныйрегистр и блок управления дополнительно включает узлы укорочения импульсов, генератор одиночных импульсов, элементы И и НЕ и линию задержки, причем выход триггера циклов соединен с входом генератора тактовых импульсов и с первым входом генератора одиночных импульсов, выход которого соединен с вторым входом регистра сдвига и через элемент НЕ с первым входом элемента И, второй вход которого соединен с вы.- ходом регистра сдвига, а выход соединен с вторым входом триггера цик- лов, Я-входом первого триггера и .В-входами остальных триггеров регистра управления, С-входы которого соединены с соответствующими разрядными выходами регистра сдвига, а начиная,с второго разряда через узлы укорочения с Я-входами соответствующего разряда, при этом 0-входы подключены к выходу компаратора, а выходы регистра управления подключены. к входам буферного регистра, управляющий вход которого через линию задержки соединен с последним разрядным выходом регистра сдвига и вторы 4 входом генератора одиночных импульсов. На,чертеже представлена схема аналого"цифрового преобразователя.Преобразователь содержит цифроаналоговый преобразователь (ЦАП) 1, компаратор 2, генератор 3 тактовых импульсов (ГТИ), триггер 4 циклов,. регистр 5 сдвига, буферный регистр б и блок 7 управления, состоящий из регистра 8 управления на 0-триггерах узлов 9 укорочения импульсов, генецаеобразователя 1 сравнивается сратора 10 одиночных импульсов,элемента И 11, элемента НЕ 12, линии 13 за.".,ержки,14 - шина запуска,Аналого-цифровой преобразовательработает следующим образом.5 Импульс запуска поступает на усо" тановочный вход триггера 4 цйклов,переводит его в состояние, включаю-щее генератор 3 тактовых импульсов игенератор 10 коротких одиночных им пульсов, выходной импульс которогонеобходим для записи в регистр 5сдвига начальной информации (уровень0 в первый разряд и уровень 1во все последующие), С регистра 5 15 сдвига задержанный импульс, а такжеинвертированный элементом НЕ 12 импульс с выхода генератора 10 одиночных импульсов поступают на входыэлемента И 11. В результате этого 20 образуется импульс, сбрасаь,ающийв нулевое состояние все разряды регистра 8 управления, кроме первого,а в первом триггере регистра 6уровень 1.25 Одновременно импульс с выходаэлемента И 11 поступает на сбростриггера 4 циклов, но, так как импульс запуска по длительности больше, чем импульс с выхода элемента щ И 11, триггер 4 циклов остаетсяв прежнем состоянии.После поступления импульса наС-вход триггера 1-го разряда регистра 8 управления на его выходе . 5 появляется сигнал, который коммутирует старший разряд цифроаналого-,вого. преобразователя 1. Вес (напряжение Пцп 1), соответствующий старшему разряду, сравнивается с исследуемым сигналом (напряжение Ущ) 4 О на компараторе 2.В случае Бах 1)1 на 0-входы(до окончания тактового импульса,поступившего на С-вход) регистра 8управления подается уровень 1,При этих условиях на выходе 0-триггера регистра 8 управления сохраняется уровень 1, Нри 0 зс 1)цц 1 скомпаратора 2 поступает уровень0 на 0-вход указанного разряда 5 О и происходит запись Оф на выходе. Следующие тактовые импульсы генератора 3 производят сдвиг уровня "ф 01 с 1-го разряда во все последующие разряды регистра 5 сдви га.Сформированные таким образом нулевые уровни для каждого разряда поступают на С-входы соответствующих0-триггеров регистра 8 управления, 60 а также через узлы 9 укорочения импульсов на их Я-входы. Выходы регистра 8 управления коммутируют соответствующие ключи ЦАП 1, при этомнапряжение с выхода цифроаналоговогоисследуемым сигналом П на компаахраторе 2.При этом пройсходит суммиро. вание весов (напряжений) каждогопоследующего разряда ЦАП 1 и выставляется код на регистре 8 управления, определяющий величину входногоисследуемого сигнала.Импульс регистра 5 сдвига последнего разряда, записав в регистр 8управления информацию по результатам поразрядного уравновешиваниявходного. сигнала с опорным напряже нием ЦАП 1, через линию 13 задержкипереписывает. ее в буферный регистр 6.,Линия 13 задержки ввбдится с цельюзаписи истинной информации из регистра 8 управления только лишь послеприхода импульса с компаратора 2 наР-вход последнего разряда регистра 8управления. Одновременно импульспоследнего разряда регистра 5 сдвига поступает,на генератор 10 одиночных импульсов, который при этом стирает информацию в регистре 5 сдвигаи формирует на элементе И 11 импульс, задержанный на время, определенное длительностью импульса генератора 10 одиночных импульсов. Импульс генератора 10 сбрасывает вначальное состояние все (кроме первого) разряды регистра 8 и перево-.дит триггер 4 циклов в,состояние,запрещающее работу генератора 3 доприхода следующего импульса фЗапуск 1 (строб от ЭВИ или любой другойимпульс). С приходом следующего импульса запуска процесс повторяется.В буферном регистре информация.сохраняется дс следующего цикла иможет счйтываться в любое время,.вплоть до окончания нового циклапреобразования,Влагодаря предпагаемому построению блока 7 управления преобразование заканчивается за время, мень-шее длительности такта (в прототипе. для преобразования необходимо: -2 тактовых импульса),Таким образом, быстродействиеустройства. увеличивается за счетотсутствия второго тактирующего .импульса в 1+1/и раз, где и-числоразрядов преобразования, и за счетсокращения периода цикла обработки сигнала по цепи ЦАП - компараторблок управления.формула изобретения Аналого-циФровой йреобразователь,содержащий блок управления, включающий регистр управления, выходы которого через цифроаналоговый преобразователь соединены с первым .входомкомпаратора, второй вход. которогосоединен с входной шиной, триггерциклов, первый вход. которого соединен с шиной запуска, генератортактовых импульсов, выход которогосоединен с первым входом регистрасдвига, о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия и надежности в работе,в него введен буферный регистр иблок управления дополнительно вклю20 чает узлы укорочения импульсов, генератор одиночных импульсов,:эле- .менты И и НЕ и линию задержки,причем выход триггера циклов соеди-.нен с входом генератора. тактовых25 импульсов и с первым входом генератора одиночных импульсов, выход которого соединен с вторым входомрегистра сдвига и через элемент НЕс первым входом элемента И, второй30 вход которого соединен с выходомрегистра сдвига, а выход соединенс вторым входом триггера циклов,8-входом первого триггера и К-входами остальных триггеров регистра управления, С-входы которого соединены. с соответствующими разрядными выходами регистра сдвига, а начиная свторого разряда через узлы укорочения с 8-входами соответствующего раз40 ряда, при этом Р-входы подключены квыходу компаратора, а выходы регист,- ра управления подключены к входамбуферного регистра,. Управляющийвход которого через линию задержки45 соединен с последним .разрядным выходом регистра сдвига и вторым вхб-,дом генератора одиночных импульсов.Источники информации,принятые во внимание при экспертизе1. Управляющие вычислительные ма 50 шины в АСУ технологическими процессами. Под ред. Т.Харрисона. ффИир,1975, т.1, с, 294-297,995316 Составитель П.Беляевааш Техред М. Надь Корр ент ила тор В аказ 670/45ВНИИ 4/5 Филиал ППП Патент, г, ужгород Проехтная 4 Тираж 9 З 4ПодписПИ Государственного комитета СССРо делам изобретений и открытий35, Москва, Ж, Раушская наб., д