Аналого-цифровой преобразователь

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(н 974575 1) Дополнительное к авт. свид-ву Р 1 УМ К з 81 21)3265132/18-2 2) Заявлено 04,0присоединением з вки М 9 03 К 1 арственный комитеСССРелам изобретенийи открытий 23) Приоритет 3 У 151182. Бюллетень Мо 42 ания описания 15.11.82 81.32 088.8 публикован та опублик 2) Автоиэобре Особое конструкторское бюро Н АН Азербайджанской ССР Каспий(71) Заяв итель го це(547 ЛндЛ ЦИФРОВОИ ПРЕОБРЛЭОВРТЕЛЬ д дешифраторо ключен к сч ратора снимНедостат невысокая т Цель изобретения - повышение точности устройства.Поставленная цель достигается тем, что в устройство, содержащее буферный усилитель, вход которого соединен с шиной входного сигнала, а выход - с инвертирующим входом компаратора, выход которого соединен со входом логического устройства, входы которого соединены со входами преобразователя код-аналог, дополнительно введены ограничитель, сумматор и инвертор,вход которого подключен к шине входного сигнала, а выход - к первому входу сумматора, второй вход которого подключен к выходу преобразователя коданалог, при этом выход сумматора через ограничитель соединен с неинвертирующим входом компаратора. 2 тавлена блок-схефиг. 2 - временная стройства, где ф. - я компаратора,На фиг. 1 пред ма устройства; на диаграмма работы момент срабатыван му вход преобра которог устройс Изобретение относится к измерительной технике и может быть применено в информационно-измерительных устройствахИзвестно устройство преобразования аналог-код, работающее по методу последовательных приближений, содержащее буферный усилитель с последовательно соединенным компаратором,другой вход компаратора соединен спреобразователем код-аналог, выходкомпаратора соединен с логическимустройством-регистром 13,Этому устройству свойственная невысокая точность преобразованиявследствие наличия у компаратора порога срабатывания, что также ограничивает разрядность аналого-цифровогопреобразователя.Наиболее блнэким по техническойсущности к предлагаемому являетсяустройство, содержащее последовательно соединенные буферный усилитель скомпаратором, аналоговый сигнал поступает через буферный усилитель наодин из входов компаратора, к другоу компаратора подключен выходзователя код-аналог, входыо подключены к логическомутву-синхронному счетчику .с выход компаратора п тчику. С выходов деши ют разрядный код2 . ом устройства являетс чность преобразования0 с ) - преоб раз уемый си г нал оок) +-О,мО и 1) - ступенчато-пилообраэ ный сигнал с выхода преобразователя коданалог; на фиг. 3 - графическая интерпретация повышения точности, гдеинтервал времени, в течение которого компаратор находится в неопределенном состоянии с 1дУстройство содержит инвертор 1, бУферный усилитель 2, на вход которого поступает преобразуемый аналоговый сигнал 0 (Ц . Выход буферного усилителя соединен с инвертирующим входом компаратора 3. Неинвертирующий вход компаратора соединяется через ограничитель 4 с выходом сумматора 5. На один вход сумматора подается инвертированный аналоговый сигнал Ос Ь) . Другой вход сумматора соединен с преобразователем коданалог б. Входы преобразователя коданалог подключены к выходу логического устройства 7. Выход компаратора подключается ко входу логического устройства.Устройство работает следующим образом.Аналоговый сигнал Ос Ь) поступает ЗО через буферный усилитель 2 на инвертирующий вход компаратора 3 и одновременно через инвертор 1 на вход сумматора 5. На другой вход сумматора поступает ступенчато-пилообраз ный сигнал с выхода преобразователя код-аналог 6.В сумматоре 5 происходит сложение ступенчато-пилообразного сигнала с инвертированным аналоговым сигналом Ос Ь) цнии Результирующий сигналчерезограничитель 4 подается на второйвход компаратора. Как только напряжения Ц (+) и ОЯ) сравняются, компаратор вырабатывает управляющий сигнал сброса для счетчика логического устройства 7. Счетчик останавливается. На выходах логического устройства 7 появляется результирующий М -разрядный код. Точность преобразования увеличивается за счет того, что компаратор сравнивает Ц) не с опорным напряжением, а с суммарным напряжением 0. Благодаря этому уменьшается интервал времени д в течение которого компаратор находится в неопределенном состоянии. Это пояснено графически на фиг. 2 и 3 - д)д.Изобретение можетбыть рекомендовано для использования в информационно-иэмерительных устройствах, измерительных комплексах, устройствах обработки информации,Формула изобретенияАналого-цифровой преобразователь,содержащий буферный усилитель, входкоторого соединен с шиной входногосигнала, а выход - с инвертирующимвходом компаратора, выход которогосоединен со входом логического устройства, выходы которого соединенысо входами преобразователя код-аналог, отличающийся тем,что, с целью повышения точности, внего введены ограничитель, сумматори инвертор, вход которого подключенк шине входного сигнала, а выходк первому входу сумматора, второйвход которого подключен к выходупреобразователя код-аналог, при этомвыход сумматора через ограничительсоединен с неинвертирующим входомкомпаратора.Источники информации,принятые во внимание при экспертизе1. Шило В.Л, Линейные интегральные схемы, 1979, с, 339,рис.8:23 а.2. Там же, с. 337, рис.8.21.-/ дактор лин 734/7 Фили ППП "Патент", г. Ужгород, ул, Проектная, 4,959ственнобрете35, Ра 7 Тираж ВНИИПИ Государ по делам из 13035, Москва, Ж Подписноео комитета СССРй и открытийская наб д. 4/