Устройство для сложения длительностей импульсов

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советски кСоциалистическикРеспублик(22)Заявлено 12,05,80 (21) 2948242/18-24 с присоединением заявкиЪеударстанаыа комитет СССР ао делам нзабретеннй и открытий(088.8) Опубликовано 15.08,82, Бюллетень30 Дата опубликования описания 1508.82. А. П. Стахов, Г.Д.Дорощенков, В. Е.Качуровский, В, П. Кожемяко и Т,В.Головань(71) Заявитель Винницкий политехнический институт.(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДЛИТЕЛЬНОСТЕЙ ИМПУЛЬСОВ1Изобретение относится к вычислительной технике и может бытьиспользовано в цифровых вычислитель-,ных машинах.Известно устройство с представлением информации в виде количествапоследовательно сработавших бистабильных элементов, в котором каждый предыдущей элемент дает разрешение на переключение последующего 13.Недостатками известного устройства являются сложность управленияи ограниченные функциональные возму.ности (невозможность выполнения сложения и вычитания аналоговых величин),Наиболее близким по техническойсущности является оптоэлектронныймодуль, содержащий группу десяти оразрядных модулей, образуоцих сумматор, который позволяет производитьсложение либо цифровых (в видеколичества импульсов), либо аналого 2вых (в виде длительности импульса) величин. Модуль состоит из цепочки бистабильных элементов (квантронов) с одинаковым временем срабатывания. При подаче сигнала на вход модуля последовательно возбуждаются разряды цепочки, а при заполнении всех девяти разрядов формируется импульс пере" носа в следующую ( страшную) цепочку сумматора.Недостатком данного устройства является отсутствие возможности непосредственно вычитания, поступающих на вход сигналов.Цель изобретения - расширение области применения устройства путем организации и вычитания.Поставленная цель достигается тем, что устройство для сложения длитель" ностей импульсов , содержащее К групп каждая из , которых содержитп-бистабильных элементов, дополнительно содержит в каждой -ой группе =1, 2К) элементы запрета, форми95133 3рователи импульсов, элементы И иИЛИ, причем в каждой -ой группе единичный выход 1-го бистабильного элемента (=1,2,п) подключен к пер" вому входу первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которогоподключен к единичному входу (1+1)-гобистабильного элемента, нулевой выго подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу 1-го бистабильного элемента (1=2,3,п), шина сло жения устройства подключена к первому входу первого элемента запрета1-ой руппы, выход которого подключен к второму входу первого элемента И, первый вход которого подклю"чен к единичному выходу 1-го биста 20 бильного элемента, выход первого элемента запрета )-ой группы подключенк первому входу первого элемента ИЛИвыход которого подключен к единич 25 ному входу первого бистабильного элемента единичный выход д -го бистабильного элемента подключен к первомувходу первого элемента И, выход которого подключен к входу первого формирователя импульсов, выход которого подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу в-го бистабиль" ного элемента (в=1,2,п) выход первого формирователя импульсов подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу и-го бистабильного 35 элемента, выход первого формирователя40импульсов подключен к второму входу первого элемента запрета 1-ой группы и к вине переноса в (1+1) -ую группу устройства, шина вычитания которого подкпючена к первому входу второго элемента запрета )-ой группы, выход которого подключен ко второму входу второго элемента И, первый вход которого подключен к нулевому выходу 1-го бистабильного элемента, выход 50 второго элемента запрета 1-ой группыподключен к второму входу второгоэлемента ИЛИ, выход которого подключен к нулевому входу п-го бистабильного элемента, вход второго формирователя подключен к выходу второго элемента И, первый вход которогоподключен к нулевому выходу первогобистабильного элемента, выход втоход которого подключен к первому вхо- рду второго элемента И, выход которо 0 арого формирователя импульсов подключен к второму входу первого элемента ИЛИ, выход которого подключен к единичному входу 1-го бистабильного элемента, выход второго формировате.пя импульсов подключен к второму входу второго элемента запрета 1-ой группы и к шине заема из (-1)-ой группы.На чертеже представлена блок-.схе" ма устройства сложения (вычитания) длительностей импульсов.Устройство содержит бистабильные элементы 1, (11 п) в каждом 1-ом разряде (1=1,2п) с единичным выходом 1, нулевым выходом 2, входом 3 установки в единичное состояние и входом 4 установки в нулевое состояние элемент ИЛИ 5, элемент ИЛИ , элемент И 7, элемент И 8, а также формирователи 9 , 9,2 импульсов элементы 10 и 11 запрета, шину 12 сложения, шину 13 вычитания, шину 14 переноса, шину 15 заема.Устройство работает следующим образом.При поступлении информации на шину 12 сложения, сигнал с выхода элемента 10 запрета через элемент ИЛИ 5 поступает на вход 3 установки в единичное состояние бистабильного элемента 11, вызывая его установку в состояние логической "1", которая появляется на единичном выходе 1, давая разрешение на переключение следукщего бистабильного элемента и т.д,Последний бистабильный элемент 1,п при установке в состояние логической "1" дает разрешение на формирование импульса переноса с выхода схемы первого формирователя 9 импульсов, Этим же импульсом все бистабильные элементы устанавливаются в состояние логического "0" воздействием на входы 4 установки в нулевое состояние через элементы ИЛИ 6, при этом длительность импульса определяется максимальным временем переключения бистабильных элементов. На время установки бистабильнцх элементов в состояние логического "ц" этот же импульс по входу 14 закрывает элемент 10 запрета, запрещая тем самым прохождение .информации на входы установки в единичное состояние бистабильных элементов.Аналогично работает устройство на вычитание при поступлении информации на шину вычитания 13. При этом"ясах= " + "бистабильные элементы последовательно устанавливаются в состояние логического "0", начиная с последнего находящегося в состоянии логической "1", т.е. в обратном направлении. При обнулении первого разряда формируется импульс заема, а все бистабильные элементы устанавливаются в состояние логической "1".функц 14 онирование устройства при оперировании с аналоговыми сигнала - ми (заданных длительностью импульсов) определяются следующими временными характеристиками бистабильных элементов. где Й - основание системы счисления (М=п+1);ь - усредненное время переключения бистабильных элементов,ь - допуск по времени переключения бистабильных элементов,Таким образом, при увеличенииоснования системы счисления возрастают требования по одинаковости времени переключения бистабильных элементов. Наиболее выгодно использовать устройство в десятичной системе счисления. В этом случаелГ(1/19т.е. разброс по времени переключениядолжен быть не более 5/.При оперировании с цифровыми сиг"налами (заданным количеством импульсов) требования по времени переключения определяются формулой Отсюда Г (1/3 Г и допустимый разброс по времени переключения составляет более 304.Таким образом, предлагаемое уст" ройство позволяет осуществлять сложение длительностей, заданных аналоговыми и цифровыми сигналами.Предлагаемое устройство выгодно отличается от известных, так как позволяет производить непосредственное вычисление аналоговых и цифровых сигналов. При этом нет необходиго 25 зо 35 40 45 50 55. мости замены операции вычитания опе"рацией сложения в дополнительных либо обратных кодах. формула изобретенияУстройство для сложения длительностей импульсов, содержащее К групп, каждая из которых содержит и бистабильных элементов, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения вычитания длительностей импульсов, устройство дополнительно содержит в каждой 1-ой группе (=1,2,К) элементы запрета, формирователи импульсов, элементы И и ИЛИ, причем в каждой 1 -ой группе единичный выход 1-го бистабильного элемента (1=1,2п) подключен к первому входу первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к единичному входу (+1) -го бистабильного элемента, нулевой выход которого подключен к первому входу второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу 1-го бистабильного элемента (1=2,3п), шина сложения устройства подключена к первому входу первого элемента запрета 1 -ой группы, выход которого подключен к второму входу первого элемента И, первый вход которого подключен к единичному выходу 1 -го бистабильного элемента, выход первого элемента запрета -ой группы подключен к первому входу первого элемента ИЛИ, выход которого подключен к единичному входу первого бистабильного элемента, единичный выход и-го биста" бильного элемента подключен к первому входу первого элемента И, выход которого подключен к входу первого формирователя импульсов, выход которого подключен к второму входу второго элемента ИЛИ, выход которого подключен к нулевому входу в-го бистабильного элемента (в=1,2,п), выход первого формирователя импульсов подключен к первому входу второго элемента ИЛИ, выход которого подключен к нулевому входу л-го бистабильного элемента, выход первого формирователя импульсов подключен к второмувходу первого элемента запрета+1)-ую группу устройства, шинавычитания которого подключена к первому входу второго элемента запрета-ой группы, выход которого подключен к второму входу второго элемента И, первый вход которого подключен к нулевому выходу 1-го бистабильного элемента, выход второго элемента, запрета -ой группыподключен к второму входу второгоэлемента ИЛИ, выход которого подключен к нулевому входу и -го биста"бильного элемента, вход второгоформирователя импульсов подключенк выходу второго элемента И, первый вход которого подключен к нулеВНИИПИ Заказ 5952/5Тираж 731 Подписное филиал ППП "Патент",г, Ужгород, ул, Проектная 1330 8вому выходу первого бистабильногоэлемента, выход второго формирователя импульсов подключен к второмувходу первого элемента ИЛИ, выходз которого подключен к единичномувходу 1-го бистабильного элемента,выход второго формирователя импульсов подключен к второму входу второго элемента запрета -ой группы1 о и к шине заема из (-1)-ой группы,Источники информации,принятые во внимание при экспертизе1, Патент Японии М 48-43470,кл. Н 03 К 23/14, 1976.1 ь 2. Майоров С.А. и др. Узлы вычислительной техники, "Вычислитель"ная техника" К 6 г. Пенза, 1976,с. 83-89 (йрототип).