Устройство для прерывания программ

(51)М. Кл. С 06 Г 9/46 3 Ьеудеретюей кемктет СССР аю делен иэееретеник к открытей(5 З) УДК 681. ,323(088.8) Дата опубликования описания 1 О .06. 82(72) Авторы изобретения И,Б. Баранов и А.И. Огнев ф ЮСИА,ь о1 М3 Я 7 РЯЩ 1 ткф 0Та 4 ЛЮЩфМВ 13Ленинградское специальное конструкторское юро Ойдетрр;етяжелых и уникальных станков(54) УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРОГРАИИ 3Изобретение относится к вычисли" тельной технике и может быть исполь" зовано в электронных вычислительных машинах (ЭВИ) в качестве узла прерывания программ по заданному адресу.Известно устройство для прерцва" ния программ, содержащее генератор импульсов, два регистра задания временного интервала, инверсный счетчик и счетчик времени, которое прерывает программу по истечении заданного временного интервала 11.Недостатками данного устройства . являются ограниченные функциональные возможности точного прерывания программы в заранее заданном месте программы.В ЭВИ с синхронным принципом функционирования неточность прерывания определяется несинхронностью генератора импульсов известного устройст ва и генератора ЭВИ, а также нетоцностного определения момента запуска программы. 2Точность обработки временного интервала повышают путем увеличениячастоты генератора импульсов данногоустройства, однако это требует увели.цения разрядности двух регистров заф дания временного интервала и счетцика времени, что делает устройствогромоздким, а вычисление задаваемогоинтервала времени трудоемким. В ЭВИс асинхроннцм принципом функционирования, когда компоненты системы стакого типа ЭВИ работают с наиболеевозможной скоростью и время цикловкоманд зависит от скорости работыкаждого компонента, Применение данного устройства становится невоз.можнцм из-за непредсказуемости величины задаваемого интервала времени,необходимого для выполнения програм"мы,20Известно также устройство преры"вания программы по заданному адресувычислительной машины типа СИ.Устройство прерывания программы пгзаданному адресу содержит регистр адреса, адресную шину оперативного запоминающего устройства (ОЗУ) элемент сравнения, триггер, Формирователь кода прерывания и шину прерывания 2.Однако известное устройство прерывает программу лишь при обращении процессора к заданной ячейке ОЗУ. При отладке программ и для выпол р нения заданного участка программы применение известного устройства создает ряд неудобств. Если, например, в заданной ячейке ОЗУ модифицируются адреса внешних устройств. (ВУ), то 1 невозможно остановить программу при обращении процессора к конкретному ВУ. Кроме того, по заданному адресу ОЗУ или ВУ процессор может выдаватьо информацию в цикле "Вывод либо принимать ее,в цикле "Ввод"..Таким образом, для выполнения точного прерывания в заранее заданном месте программы необходимо прерывать программу не только при обращении про-уу цессора к ячейкам ОЗУ, но и при обращении его к ВУ, причем либо при вводе информации в процессор, либо при выводе информации из него.Известное устройство не позволяет отрабатывать и отлаживать программы с указанными условиями.Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения прерывания по адресу ввода (вывода).Поставленная цель достигается тем, что в устройство для прерывания программ, содержащее регистр адреса, элемент сравнения, первый триггер, формирователь кода прерывания, выход которого соединен с выходом устройства, выход регистра адреса соединен с первым входом элемента сравнения, вто. рой вход которого соединен с адресным входом устройства, а выход - с вхо 45 дом первого триггера, введены два элемента И, второй и третий триггеры, причем выход первого триггера соединен с первыми входами элементов И, вход признака "Вывод" устройства сое- ф динен со вторым входом первого элемента И, вход признака "Ввод" устройства соединен со вторым входом второго элемента И, выходы второго и третьего триггеров соединены с треть"ими входами первого и второго элементов И соответственно, выходы которых соединены со входами второго и третьего триггеров соответственно и с первым и вторым входами формирователя кода соответственно.Кроме того, формирователь кода прерывания содержит два триггера, эле. мент ИЛИ, элемент И, Формирователь импульса сброса и шиФратор, выходы которого соединены с выходом формирователя,первый вход шифратора соединен с выходом элемента И, второй вход шифратора соединен с первым входом элемента ИЛИ и с выходом первого триггера, третий вход шифратора подключен ко второму входу элемента ИЛИ и к выходу второго триггера, первый вход элемента И соединен с первым входом формирователя импульса сброса выходом элемента ИЛИ и с выходом фор мирователя, второй вход элемента И соединен со вторым входом формирователя сброса и первым входом Формиро - вателя,второй и третий входы Формиро. вателя соединены с информационными входами первого и второго триггеров, соответственно, выход формирователя импульса сброса соединен со входами сброса первого и второго триггеров.На фиг. 1 представлена структурная схема устройства; на фиг. 2- структурная схема Формирователя кода.Устройство содержит регистр 1 адреса, выход которого соединен с первым входом элемента 2 сравнения, второй вход которого соединен с адресной шиной 3 процессора, Выход элемента 2 сравнения соединен через первый триггер 1 с первыми входами первого и второго элементов И 5 и 6, второй вход первого элемента И 5 соединен с входом признака "Вывод" 7 устройства, второй вход второго элемента И 6 соединен с входом признака "Ввод" 8 уст ройства, третий вход первого элемента И 5 соединен с выходом второго триггера 9, а третий вход второго элемента И 6 соединен с выходом третьего триггера 10. Выход первого элемента И 5 соединен с первым входом формирователя 11 кода прерывания и со сбросовым входом второго триггера 9, выход второго элемента И 6 соединен со вторым входом формирователя 11 кода прерывания и со сбросовым вхо дом третьего триггера 10, а выход формирователя кода 11 прерывания соединен с шиной 12 прерывания. В состав формирователя кода прерывания входят два триггера 13 и 1 ч, элемент ИЛИ 15 формирователь 16 импульсаформула изобретения 5 9344 сброса, элемент И 17, шифратор 18, содержащий группу элементов И 19-22.Устройство работает следующим образом.В регистр 1 адреса записывается код адреса ОЗУ или ВУ, по обращению процессора к которому необходимо прервать программу. Затем, если необходимо прервать программу при выводе информации по заданному адресу, 10 устанавливают второй триггер 9; если необходимо прервать программу при вводе информации - устанавливают третий триггер 10, Если требуется прервать программу в любом случае (как 15 при выводе, так при вводе информации), устанавливают второй и третий триггеры 9 и 10.Пусть, например, устройство подготовлено для прерывания программы 20 при выводе информации по заданному адресу, Тогда при выполнении программы код адреса, поступающий с вы-. хода регистра 1 адреса на элемент 2 сравнения, постоянно сравнивается 25 с кодами адресов ОЗУ или ВУ, генерируемых процессором в адресную шину 3. При появлении в адресной шине 3 кода адреса, совпадающего с заданным, элементом 2 сравнения ус- З 0 танавливает первый триггер 4. Если при этом информация выводится, то сиг нал входа признака "Вывод" 7 поступает на первый элемент И 6, который срабатывает и сигнал с его выхода по- з 5 ступает на формирователь 11 кода прерывания и в то же время сбрасывает второй триггер. Формирователь 11 кода прерывания генерирует в шину 12 прерывания код прерывания, соответст" 40 вующий циклу "Вывод" по заданному ад. ресу. Если же по заданному адресу следует ввод информации, то первый и второй элементы И 5 и 6 не срабатывают, а при генерации процессором следующего адреса, не совпадающего с заданным, элемент 2 сравнения сбра. сывает первый триггер 4.Таким образом, применение предлагаемого устройства позволяет обеспечитьпрерывание программы не только при обращении процессора к ячейке ОЗУ но и при обращении его к любому ВУ, при этом учитывается:выводится информация по адресу ОЗУ или ВУ или вво 55 дится, что расширяет функциональные возможности предлагаемого устройства и позволяет точно прервать программу в заранее заданном месте программы,У 4 6Это делает менее трудоемкими процессы отладки программ и повышает удобство при работе над программами. 1, Устройство для прерывания программ, содержащее регистр адреса, элемент сравнения, первый триггер, формирователь кода прерывания, выход ко". торого соединен с выходом устройства, выход регистра адреса соединен с первым входом элемента сравнения, второй вход которого соединен с адресным входом устройства, а выход - с входом первого триггера, о т л и ч,а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения прерывания по адресу ввода (вывода), в него введены два элемента И, второй и третий триггеры, причем выход первого триггера соединен с первыми входами элемента И, вход признака "Вывод" устройства соединен со вторым входом первого элемента И, вход признака "Ввод" устройства соединен со вторым входом второго элемента И, выходы второго и третьего триггеров соединены с третьими входа" ми первого и второго элементов И соот. ветственно, выходы которых соединены соответственно с входами второго и третьего триггеров и с первым и вторым входами формирователя кода прерывания.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что формирователь кода прерывания содержит два триггера, элемент ИЛИ, формирователь импульса сброса, элемент И,шифратор, выходы которого соединены с выходом Формирователя, первый вход шифратора соединен с выходом элемента И, второй вход шифратора соединен с первым входом элемента ИЛИ и с выходом первого триггера, третий вход шифратора подключен ко второму входу элемента ИЛИ и к выходу второго триг. гера, первый вход элемента И соединен с первым входом формирователя импульса сброса, выходом элемента ИЛИ и с выходом формирователя, второй вход элемента И соединен со вторым входом формирователя сброса и первым входом формирователя, второй и третий входы формирователя соединены с информационными входами первогои второго триггеров соответственно,выход формирователя импульса сбросасоединен со входами сброса первогои второго триггеров.Источники информации,принятые во внимание при экспертизе 474 81. Авторское свидетельство СССРЮ 684555, кл. 6 06 Г 9/46, опублик.19792. Процессор А 131-10. Руководствопо эксплуатации. Ч. . Общие сведения 3.057,14 РЭ (прототип),ВНИИПИ Заказ 3937/4 Тираж 731 Подписное филиал ППП "Патент",г,ужгород,ул,Проектная,4