Генератор циклов

Союз Советски кСоциалистичесиикРеспублик ОП ИСАНИЕИЗОБВЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пп 96466(5 )М, Кл,(22) Заявлено 18.03,81 (21) 3262006/18-24 с присоединением заявки-С 06 Г 1/02 Ъеудоротааивй комитет СССР ао делам изобретений и открытий(71) Заявитель Ордена Ленина институт кибернетики АН Украинской,ССР; " .(54) ГЕНЕРАТОР ЦИКЛОВ 1Изобретение относится к автоматикеи вычиспитепьной технике и предназначено дпя генерирования импульсных сигнапов с заданными периодами следования.Известен генератор цикпов, содержаший динамический регистр, соединенныйс сумматором, кварцевый генератор, соединенный с бпоком синхронизации, бпокввода начальных усповий и триггер, подключенный через элемент И и сумматорк динамическому регистру 1 ,Недостатком этого генератора цикловявпяется сложность его перестройки незаданный период следования, что явпяезся спедствием двоичной обработки сумматором содержимого регистра.Наибопее близким к данному изобретению техническим решением явпяетсягенератор цикпов, содержащий генераторэталонной частоты, блок синхронизации,блок перестройки, сумматор, регистр сдвига, четыре эпемента И, два эпементаИЛИ, два элемента задержки и триггер Г 2. 2Недостатком известного генераторациклов является относительная сложностьперестройки, что снижает его эксппуатвционные характеристики;Цепью изобретения явпяется улучшение эксплуатационных характеристик генератора цикпов,Указанная цепь достигается тем, чтов генератор цикпов, содержащий генераторэтапонной частоты, блок синхронизации,состояший из и -разрядного распредепитепя импупьсов (и =4 в- чиспо разрядовв двоично-десятичном коДе дпитепьностицикла, ти -число тетрад), и щ -входовогоэлемента ИЛИ, бпок перестройки, состоящий из коммутатора и и -входового эпемента ИЛИ, (и -2)-разрядный регистрсдвига, четыре элемента И, два элемента ИЛИ, два эпемента задержки и первый триггер, причем выход генератораэтапонной частоты подключен к перекпючаюшему. входу распредепитепя импульсов,к входу синхронизации (и -2)-разрядногорегистра сдвига и ко входам синхронизя3 96461 1 нтп первого и второго зпементов задержки, выход первого разряда распредепитепя имлупьсов подкпючен к первому входу первого элемента ИЛИ, выход и -го разряда распредепитепя импупьсов подкпючен к нулевому входу первого триггера и к первому входу первого эпемента И, выход которого, явпяюшийся выходом генератора цикпов, подкпючен к единичному входу первого, триггера, выходы разрядов с 5 10номерами 4(1 = 1-; п 3) распредепитепяимпупьсов подкпючены ко входам и 1 входового элемента ИЛИ, выходы разрядов с первого по и -й распредепитепьнмпупьсов подключены к входам коммута;тора, выходы которого через п -входовойэлемент ИЛИ подключен к первому входувторого элемента И, второй вход которого подкпючен к выходу первого триггера,15 подкпючен к первому входу четвертого Ъ 5 эпемента И, выход поспеднего подключенк входу (й)-разрядного регистра сдвига, а выход (и)-разрядного регистрасдвига подкпючен к второму входу второго эпемента ИЛИ, содержит вычитатепь,ЭО второй триггер, третий элемент задержки,и элемент И-НЕ, причем выход первогоэлемента ИЛИ - подкпючен к входу вычитаемого, а выход второго. эпемента ИЛИко входу уменьшаемого вычитатепя, выход займа в старшие разряды вычитателя через третий эпемент задержки подключен к второму входу первого эпементаИЛИ, выход разности вычитатепя подкпючен к входу первого эпемента задержки,к первому входу эпемента И-НЕ и единичному входу второго триггера, нупевойвход которого подкпючен к выходу первого разряйа распредепитепя импульсов, а.инверсный выход второго триггера - квторому входу первого элемента И, выход 1 и -входового элемента ИЛИ подкпючен к второму входу эпемента И-НЕ, выход . которого подкпючен к вторым входам третьего и четвертого эпементов И,выход генератора этапонной частоты подключен к входу синхронизации третьегоэлемента задеркки.На чертеже представпена функционапьная схема генератора циклов,Устройство содержит генератор 1 этапонной частоты, бпок 2 синхронизации,блок 3 перестройки, (и -2)-разрядныйрегистр сдвига 4, вычитатепь 5, тригге 35 50 55 а выход второго элемента И - к первому щовходу второго элемента ИЛИ, выход первого эпемента задержки подкпючен к первому входу третьего элемента И, выходкоторого через второй элемент задержки 6 фры 6 и 7, эпементы И 8-11 ИЛИ 12и 13, эпементы задержки 14-16, эпемент И-НЕ 17, распредепитепь 18 импупьсов, п 1 -входовой эпемент ИЛИ 19,коммутатор 20, р -входовой элементИЛИ 21,Генератор цикпов работает спедуюшимобразом.Генератор 1 этапонной частоты вырабатывает импупьсные сигнапы с частотой1,которые поступают на вход распределитепя 18 импульсов блока 2 синхронизации, На и выходах распределителя 18импульсов формируются п поспедоватепьностей импупьсов, сдвинутые друг относитепьно друга на один период эталоннойчастотыРегистр 4 сдвига содержит (и)двоичных разрядов, Эпементы 14 и 15,задержки на один период эталонной частоты дополняют регистр 4 сдвига до и двоичных разрядов, где и = 4 т , копичест-.во тетрад полного, 1 - разрядного регистра.На выходе элемента ИЛИ 19 извыходных пос педоватепьностей распредепитепя 18 цмпупьсов формируется поспедоватепьность импупьсов частоты4,которая синхронизирует каждый четвертыйразряд тетрад попного л -разрядного регистраКаждый выход с первого по п -й распределитепя 18 импупьсов бпока 2 син- .хронизации синхронизирует считывание свыхода регистра 4 сдвига соответствующего разряда двоично-десятичного кода,Коммутатор 20 бпока 3 перестройки состоит, например, из и перекпючатепей,каждый из которых имеет десять положений от 0 до 9 и содержит четыре выхода, либо из 4 т управляемых кнючей,На и = 4 1 и выходах коммутатора 20 формируется двоично-десятичный код 8-42-1, который элементом ИЛИ 21 преобразуется в последовательный 4 п 1 -разрядныйдвоично-десятичный код заданного периода следования выходных сигнанов генератора циклов,В исходном. состоянии триггеры 6 и 7,выполняющие функцию Я -триггеров, обнулены, что обеспечивается подачей импульсов с соответствующих выходов распределителя 18 импульсов блока 2 синхронизации, Во, время формирования импульса на поспеднем и -м выходе распределителя 18 импульсов элемент И 8 открывается и триггер 6 устанавпивается вединичное состояние. В это время выходной импупьс эпемента И 8 проходит на5 9646выходную шину генератора цикпов. Сигнапс прямого выхода триггера 6 открываетэпемент И 9, через который проходит,начиная с мпадших разрядов, последовательный двоично-десятичный код 8-4-2-1 5бпока 3 перестройки, Во время поступления через эпемент ИЛИ 13 мпадшего разряда двоично-десятичного кода перестройки на второй вход двоичного вычитателя 5, на его первый вход через элемент 10ИЛИ 12 поступает синхронизирующий им-пупьс с первого выхода распредепитепя18 импупьсов, Д,воичный одноразрядныйвычитатепь 5 выполняет поспедоватепьново времени вычитание из двоично-десятичного кода перестройки одного импупьсамладшего разряда с первого выхода распредепителя 18 импупьсов, На первом выходе двоичного вычитатепя 5 формируются сигналы двоично-десятичного кода раз ности, а на втором выходе - сигналы займа в старшие разряды, которые черезэлемент задержки 16 на период эталонной частоты и элемент ИЛИ 12 поступают на первый вход двоичного вычита-Итепя 5.Если в младшей тетраде двоично-десятичного кода перестройки содержитсяхоть одна единица, то двоичное вычитание дает правильный резупьтат, который щс первого выхода двоичного вычитателя5 через эпементы 14 и 15 задержки наодин период эталонной частоты и эпементы И 10 и 11 записывается в регистр4 сдвига,55Еспи в младшей тетраде двоично-десятичного кода перестройки содержатсянули 0000, то двоичное вычитание дает код разности 1111 и сигнап займа вовторую тетраду, В этом спучае, во время действия на первом выходе двоичноговычитатепя 5 единичного сигнапа четвертого разряда на выходе эпемента ИЛИ 19бпока 2 синхронизации действует импупьсный сигнал, который сформирует на выхо де эпемента И-НЕ 17 нупевой сигнап,закрываюший эпементы И 10 и 11 вовремя передачи сигнала второго разрядамладшей тетрады с выхода эпемента 14задержки на вход регистра 4 сдвига исигнала третьего разряда младшей тетрады с выхода элемента 15 задержки навход элемента 14 задержки соответственно, В результате в регистр 4 сдвига вмладшей тетраде запишется код 100155(девять), а сигнап займа со второго выхода двоичного вычитатепя 5 поступитна его второй вход через элемент 16 задержки и элемент ИЛИ 12,16 6Вычисления во второй тетраде осушествпяются анапогично вычиспениям вмладшей тетраде.Таким образом, за один цикл циркуляции кода перестройки в полном копьцевомрегистре, образованном последоватепьнымсоединением выхода регистра 4 сдвига сего входом через элемент ИЛИ 13, двоичный вычитатель 5, элементы 14 .и15 задержки, эпементы И 10 и 11, начальный двоично-десятичный код заданно.го периода спедования выходных импульсов генератора циклов уменьшится наединицу,11 о тех пор, пока в результате вычисления на первом выходе двоичного вычитателя 5 формируется хотя бы одинединичный .сигнал в пюбом разряде пюбойтетрады, триггер 7 блокирует элемент И8 сигналом с инверсного выхода, так какединичный сигнал первого выхода двоичного вычитателя 5 устанавпивает триггер7 в единичное состояние. к моменту действия на поспеднем выходе распредепителя 18 импульса синхронизации, поступающего на первый вход эпемента И 8, Врезультате блокировки элемента И 8 навыходной шине генератора цикпов импупьсы отсутствуют,атриггер 6 устанавпивается в нуневое состояние импупьсомпоследнего выхода распредепитепя 18.Спустя времят,=п/Е,где Тз - заданный период спедования выходных сигнапов генератора циклов;хр - десятичное чиспо, задаваемоекоммутатором 20 блока перестройки;- этапонная частота генератора 1,двоично-десятичный код перестройки обнулится, на первом выходе двоичного вычитателя 5 в течение времени и/Е будетотсутствовать единичный сигнап и триггер 7, который устанавливается в нулевоесостояние сигналом первого выхода распределителя 18, останется в нулевом состоянии к моменту формирования импупьсного сигнала на последнем и -м выходераспределителя 18 импупьсов, В этомслучае срабатывает элемент И 8, на выход которого проходит импупьсный сигнаппоспеднего выхода распредепителя 18 импульсов.Выходной сигнал элемента И 8 проходит на выходную шину генератора циклов и вновь устанавливает триггер 6 вединичное состояние, цикл работы устройства повторяется анапогичным образом,Технико-экономические преимушествазаявляемого генератора циклов заключаются в упрощении перестройки устройствана заданный период следования выходныхсигналов. 5В известном генераторе циклов процесс перестройки заключается в вычислении десятичного кода перестройкиК =10 - Т Е/4 п),16где Т - заданный период;Е - эталонная частоте;п 1 - количество десятичных разрядовкода перестройки,Вычисление десятичного кода перестрой ки требует дополнительного арифметического блока,В предлагаемом генераторе циклов десятичный код перестройки соответствуетзаданному периоду следования выходных рйсигналов генератора циклов, что позволяет непосредственно осуществлять процессперестройки, ДействительноТ=М 14 т/где 1 - эталонная частота;Т - заданный период;к 1 - десятичный код перестройки;т - количество десятичных разрядовкода перестройки, МЕсли выбрать эталонную частоту изусловияЕ"- ФО 110 Гцр где Р - целое число, то получим прямоесоответствие между десятичным кодомперестройки и заданным периодом.Т =К1где р - определяет вес единицы десятичного кода перестройки,Максимальный заданный период Тмцс== 10, так как "1 максщ-р ПН впример,прир=5 и щ: 10десятираэрядный десятичный код перестройки старшие пять разрядов которогозадают период следования выходных сигналов генератора циклов в диапазоне10 с ,Т Ъ 1, а младшие пять разря 5дев десятичного кода перестройки задаЮют период следования в диапазоне 1 с ),), Т 10 5 сТаким образом, с помощью коммутатора 20 тока 3 перестройки непосредственно задается период следования выЯходных сигналов генератора циклов в диапазоне 10 Г Р) Т , 10 с, что дает дпярассматриваемого примера диапазон 10 с,5Т,10 5 с. 16 8 формула изобретения Генератор циклов, содержащий генератор эталонной частоты блок синхронизации, состоящий иэ п -разрядного распределителя импульсов (и =4 - число разрядов в двоично-десятичном коде длительности цикла, п -число тетрад), и гп-входового элемента ИЛИ, блок перестройки, состоящий из коммутатора и ивходового элементеИЛИ, ( -2)-разрядный регистр сдвига, четыре элемента И, два элемента ИЛИ, двв элемента задержки и первый триггер, причем выход генератора эталонной частоты подключен к переключающему входу распределителя импульсов, к входу синхронизации (и -2)- разрядного регистра сдвига и к входам синхронизации первого и второго элементов задержки, выход первого разряда. распределителя импульсов подключен к первому входу первого эемента ИЛИ, выход и -го разряда распределителя импульсов подключен к нулевому входу первого триггера и к первому входу первого элемента И, выход которого, являющийся выходом генератора циклов, подключен к единичному входу первого триггера, выходы разрядов с номерами 4(1 =1-; щ) распределителя импульсов подключены к входам нп - входового элемента ИЛИ, выходы. разрядов с первого по 11 -й распределитель импульсов подключейы к входам коммутаторе, выходы которого через н-входовой элемент ИЛИ подключены к первому входу второго элемента И, второй вход которого подключен к выходу первого триггера, а выход второго элемента И - к первому входу второго элемента ИЛИ, выход первого элемента задержки подключен к первому входу третьего элемента И выход которого через второй элемент задержки подключен к первому входу четвертого элемента И, выход последнего подключен к входу (и -2)-разрядного регистра сдвига, а выход (и -2)- разрядного регистра сдвига - к второму входу второго элемента ИЛИ, о т и ич а ю ш и й с я тем, что, с цепью улучшения эксплуатационных характеристик генератора циклов, он содержит вычитатель, второй триггер, третий элемент задержки и элемент И-НЕ причем выход первого элемента ИЛИ подключен к входу вычитаемого, а выход второго элемента ИЛИ - к входу уменьшаемого вычитатепя, выход займа в старшие разряды вычитателя через третий элемент задержки подключен к второму входу первого эле9 , 964616 10мента ИЛИ, выход разности вычитатепя И, выход генератора эталонной частоты.подключен к входу первого элемента за-подключен к входу синхронизации третьдержки, к первому входу элемента И-НЕ его элемента задержки.и единичному входу второго триггера,нулевой вход которого подключен к.выхо Источники информации,Ру первого разряда распределителя им- принятые во внимание при экспертизепульсов, а инверсный выход второго триг, Авторское свидетельство .СССРгера - к второму входу первого элемен- % 291198, кл, С 06 Р 7/00,та И, выход т -входового элемента ИЛИ 03,03,69,подключен к второму входу элемента И- ф 2, Авторское свидетельство СССРНЕ, выход которого подключен к вторым % 744531, кл. 6 06 Р 1/02,входам третьего и четвертого элементов 03,04.78 (прототип),кмар акто каз ППП "Патент", г, Ужгород ул, Проектная 30/28 Тираж 731 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд. 4/5