Преобразователь частоты в код

но делан нзабретенн и открытий,К. Скворцо 1) Заявител ычислительный центр Сибирского отделения АН ССС(54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КО и автома осится ехнике, преобра ние о льной астотынформасинхро.- подклю стоак Иэобрете тнк тикаи вычислите т в частностик устройствам для эования частоты в код.Известны преобразователи чв код, содержащие приемники иции, вычислитель частот, блокнизации и реверсивный счетчик,ченные к блоку управления 11 .Однако в них невозможно преобразо 0ванне сигналов со случайной фазой.Наиболее близким по техническойсущности к изобретению является преобразователь, содержащий приемникиинформации, вычитатель частот, блоксинхронизации, реверсивный счетчик,сумматор и интегратор, подключенныек блоку управления 121 .Недостатком этого преобразователяявляется то, что его нельзя использовать для преобразования в код чаты сигнала со случайной фазой, т.как в нем вычитатель частот непосредственно связан со входом.реверсивного счетчика приращения частоты. Прэтом скачок входного сигнала, больший половины периода, приводит к нарушению соответствия между входным сигналом и его кодом в счетчике,поскольку вычитатель частот, являющийся детектором относительных фазовых сдвигов входного и восстановленного из кода сигналов,при указанных связях между элементами схемы дает информацию лишь о знаке разности фаз указанных сигналов,по которому определяютсяединичные приращения частоты, Такимобразом, реакция известного преобразователя на скачок фазы входногосигнала выражается в появлениипереходного процесса, необходимогодля восстановления соответствия между входным сигналом и его кодом, т.ев течение переходного процесса кодоказывается недостоверным. Целью изобретения является расширение функциональных возможностей устройства при одновременном сокра5 9004где А 1(1-1) А; (1) - состояния О, 1 наодном выходе блока 4 синхронизации в моменты времени 1-1, 11 3(, 1) А- состояния 0,1 навтором выходеблока 4 синхронизации;1 а - приращения частоты с учетом ихзнака.Приращения разностной частоты суммируются счетчиком 8, содержимое которого интегрируется по времени интегратором 10. Кроме того, интегратор1 О интегрирует по времени приращениячастоты, которые поступают в него,как и информация из счетчика, черезсумматор 9. Добавление приращений 3 Очастоты в интегратор необходимо дляустойчивой работы преобразователягашения в нем колебаний,С помощью сумматора 7 осуществляется запрет работы счетчика и интегра тора при одновременном появлении приращений частоты разных знаков, а также при отсутствии приращений частоты.При этом содержимое счетчика 8 и интегратора 1 О не разрушается.36После завершения переходного процесса, возникающего только при включении преобразователя, код в интеграторе 10 представляет код частоты входного сигнала, который вводится в ЭВИ3с помощью блока 15. Таким образом,случайные фазовые сдвиги входного сигнала не влияют на работу предложенного преобразователя, т.е. преобразователь обладает свойством пропускатьскачки фазы без переходных процессов,т.ебез потери точности,47 6вым входом блока синхронизации, ипоследовательно соединенные реверсивный счетчик, сумматор, интегратор иблок вывода информации, блок управле"ния, первый, второй н третий выходЫкоторого подключены соответственно куправляющим входам блока синхронизации, реверсивного счетчика н интегратора, о т л и ч а ю щ и й с я тем,что, с целью расширения функциональных воэможностей преобразователя приодновременном сокращении времени преобразования и расширении диапазонапреобразуемых частот, в него дополнительно введены преобразователькод - частота, вычитатель частот,два О-триггера и трн сумматора помодулю два, причем выход приемникаинформации соединен с первым входомдополнительного вычитателя частот,выход которого подключен ко второмувходу блока синхронизации, первый выход которого подключен к первым входам первых О-триггера и сумматора помодулю два, второй выход блока синхронизации подключен к первым входамвторых 0-триггера и сумматора по модуло два, вторые входы 0-триггеровобъединены и подключены к первомувыходу блока управления, выходы пер"вого и второго 0-триггеров соединенсо вторьин входами соответственно второго и первого сумматоров по модулюдва, входы которых подключены непосредственно ко входам реверсивногосчетчика и сумматора и через третийсумматор по модулю два - к запрещающим входам реверсивного счетчика иинтегратора, выход которого черезпреобразователь код - частота подклочен ко вторым входам вычитателей час:тот.формула изобретения Преобразователь частоты в код, содержащий последовательно соединенные приемник информации и вычитатель частот выход которого соединен с перЭЯ Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 705674, кл. Н 03 Х, 1979,2. Авторское свидетельство СССРпо заявке У 2755272/21, 16.04.79900447 Составитель Пл Техред И.Гергел тневаКоррек М. Демч Ред аказ 2204/ сноеСР ент" г. Ужгюрод, улПроектная, 4 74 Тора 953 ВНИИПИ Гасударствениого. к по делаи Изобретений и13035, Иоскве, %-35, Рауаская Подннмитета ССткрытийнабе э да 4/