Статистический анализатор

(5)М. Кл. б 06 6 7/52Гкударстванай кеакткт Фстр аа Айюэю кзэбрктйкнЯ и еткрмткЯ(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для оперативного анализа случайных процессов, а именно для построения плотности распределения максиму 5 ма и соответствующих им минимумов с раз.ными коэффициентами асимметрии.Известно устройство для определения плот. ности вероятностей экстремальных значений случайного процесса, содержащее квантова.тель входного сигнала, многовходовой блок совпадений, связанный с выходами квантовате ля, к которым подключены также блок управ. пения, соединенный двумя выходами с управ лающим входом блока совпадения, подклю.ченного к блоку регистрирующих счетчиков, и позволяющее определять плотность вероятностей экстремальных значений случайного процесса11.Недостаток этого устройства заключается в том, что по содержимому счетчиков блока памяти нельзя судить о распределении по уровням квантования отдельно как максимумов, так и минимумов, так как содержимое одно. го счетчика показывает суммарное количествоэкстремумов на соответствующем уровнеНаиболее близким по технической сущностик изобретению является устройство для полу.чения полусумм и полуразностей экстремаль. ных значений случайного процесса, содержащее группу параллельно подключенных ко входу анализатора пороговых устройств, выход каждого из которых соединен со входом двух дифференцирующих усилителей, выходынечетных усилителей подключены ко входам первого элемента ИЛИ, а выходы четных усилителей . - ко входам второго элемента ИЛИ, выходы обоих элементов ИЛИ через первый" и второй элемент задержки соответственно соединены с соответствующими входами триг гера управления, первый выход которого подключен к первым входам четных элементов И группы, а второй выход триггера соединен с первыми входами нечетных элементов И группы, второй вход каждого элемента И группы подключен к выходу соответствующего дифференцирующего усилителя, группу триг. геров, выходы которых соединены с соответ6642 6 Статистический анализатор, содержащий группу параллельно подключенных ко входу анализатора пороговых устройств, выход каждого из которых соединен со входом двух дифференцируюших усилителей, выходы не. четных усилителей подключены ко входам пер. вого элемента ИЛИ, а выходы четных усилителей - ко входам второго элемента ИЛИ, вы. ходы первого и второго элементов ИЛИ че. 45 50 рез первый и второй элемент задержки соот. ветственно соединены с соответствующимивходами триггера управления, первый выход которого подключен к первым входам четных элементов И группы, а второй выход триггера соединен с первыми входами нечетных элементов И группы, второй вход каждого эле. , мента И группы подключен к выходу соответствуюшего дифференцирующего усилителя,5 89Когда триггеры 10 находятся в исходном нулевом состоянии, а триггер 7 - в единич. ном, тогда на входы четных и нечетных элементов И 8 подается запрещающий потенци. ал.С увеличением входного сигнала срабатывают пороговые устройства и на входы днфференцирующих усилителей подаются положительные перепады напряжения. В результате с выходов соответствующих нечетных усилителей поступают импульсы на вторые входы нечетных элементов И 8 (на первые входы которых подан запрещаюший потенциал с нулевого выхода триггера 7 управления) и через элемент ИЛИ 3 и элемент 6 задержки на единичный вход триггера 7 и на нулевые входы триггеров 10. Эти импульсы не меняют состояние триггера 7 и триггеров 10.Прн уменьшении входного сигнала (наличие максимума на одном из уровней) с выхода порогового устройства этого уровня отрицательный перепад напряжения после дифферен. цирования и усиления четным усилителем этого уровня поступает на второй вход соответствующего элемента И 8, на первый вход которого подан разрешающий потенциал с еди. пичного выхода триггера 7, и. проходит через соответствующий элемент ИЛИ 9 на единич. ный вход соответствующего триггера 10, Триггер 10 срабатывает и подает разрешающий потенциал на соответствующий вход дешифратора 11. Кроме того, импульс с выхода четного усилителя этого уровня через элемент ИЛИ 4 н элемент 5 задержки поступает на нулевой вход триггера 7. Через время Тзад срабатывает триггер 7, запрещая прохождение импульсов через четные элементы И 8, если входной сигнал убывает и проходит через нижестоящие пороговые устройства.Прн последующем нарастании входного сигна. ла (наличие минимума на данном или одном иэ нижестоящих уровней) срабатывает порого. вое устройство этого уровня. В результате импульс с выхода нечетного усилителя этого уровня поступает через соответствующие элементы И 8 и ИЛИ 9 на единичный вход соответствующего триггера 10. Триггер 10 срабатывает и подает разрешающий потенциал на дешифратор 11. При наличии двух разрешающих потенциалов (с триггеров, зафикси. ровавших максимум и минимум) дешифратор вырабатывает перепад напряжения, который поступает на формирователь. При этом с выхода формирователя поступает импульс в один иэ счетчиков 13, Каждому счетчику соответ. ствует свое значение максимума и последовавшего эа ним минимума. Кроме того, импульс с выхода нечетного усилителя уровня, на 15 25 30 35 котором выделен минимум, через элемент ИЛИ 3 и элемент 6 задержки поступает иа единичный вход триггера 7 и нулевые входы триггеров 10. Через время Тзад срабатывают триггер 7, запрешая прохождение импульсов через нечетные элементы И 8, если входной сигнал и далее возрастает, и два триггера 10, которые устанавливаются в исходное нулевое состояние. Триггеры 10 сбрасываются только после записи импульса в один из счетчиков.13, что обеспечивается выбором времени за. держки, о чем говорилось выше. Таким образом, элемент ИЛИ 3 и элемент 6 задержки совмещают в себе функции управления работой триггера 7 и сброса триггеров 10 после записи в соответствующий счетчик 13 им. пульса, свидетельствующего о регистрации экстремальной пары максимум. минимум. Кро; ме того, такое использование этих элементов устраняет сбой прн записи импульса в счетчик и сброса триггеров логики.При дальнейшем увеличении входного снг., нала анализатор работает аналогично.Применение предлагаемого изобретения поз.воляет совместить несколько функций управления работой анализатора и упрощает его, что приводит к повышению надежности работы.1Использование элемента задержки совместно с элементом ИЛИ в цепи сброса трнгге ров логики позволяет избежать сбоев при сбросе триггеров логики и записи импульсов в счетчики, что также повышает надежность работы анализатора.Кроме того, дополнительный положительный эффект от использования изобретения заклю. чается в расширении частотного диапазона исследуемых случайных процессов. формула изобретения7 896642 8группу триггеров, выходы которых соединены входам /1 элемента ИЛИ группы, о т л и с соответствующим входом дешифратора, каж ч а ю щ и й с я тем, что, с целью ловы. дый выход которого через соответствующий щения надежности анализатора за счет его формирователь импульсов подключен ко вхо упрощения, вторые входы триггеров группы ду счетчика, первые входы триггеров группы, соединены с выходом первого элемента закроме первого и последнего триггеров, соеди держки.иены с выходом соответствующего элементаИЛИ, первые входы первого и последнеготриггера грутпты соединены непосредственнос выходом первого н последнего элемента Игруппы, выход .го четного элемента И группы (1 = 2, , 2 п) и выход (1+ 1)-го нечетного элемента И группы подключены ко. Источники информации,принятые во внимание при экспертизе1, Авторскоесвидетельство СССР М 4 312274,кл. 6 06 6 7/52, 1971,2, Авторское свидетельство СССР Мф 332472,кл. 6 06 6 7/52, 1972 (прототип). тавитель В, Фукаловред Л, Пекарь Корректор Г, Решетник ор А. Мотыль Тираж 731 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Ж -35, Раушская