Устройство для контроля цифровых систем

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИТВЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 140480 (21) 2910468/18"24с присоединением заявки Йо(51)М. Кл 3 6 0 б Р 11/16 Государственный комитет СССР ао делам изобретения и открытий(71) Заявител 54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫ СИСТЕМ5 Изобретение относится к вычислительной технике и может найти приме нение для контроля цифровых систем различного назначения.Известны устройства, позволяющие проводить контроль цифровых систем (1) и 2Наиболее близким к предлагаемому является устройство для полуавтоматического контроля цифровых управляю.1 щих систем, содержащее блок переключения частоты опроса и сдвигающий ре гистр, ко входу которого подключен выход блока переключения частоты опроса, вход которого соединен с пер вым выходом блока управления, второй выход которого подключен к первому входу устройства, ко второму выходу устройства подключен выход блока формирующих усилителей, вход которого 20 соединен с первым выходом матрицы наборов микроопераций, к первому входу которой подключен выход блока вызова операций, ко второму входу - выход сдвигающего регистра, второй вход которого соединен со вторым выходом матрицы, первый выход устройства сое динен со входом блока индикации 2).Недостатки известного устройства ручная инициация выработки набора 30 сигналов для контроля и невозможность использования устройства одновременно с работой системы по прямому назначению. Кроме того, вырабатываемый набор сигналов, соответствующий контролируемой операции, не используется для сравнения с набором сигналов, вырабатываемых в системе,как по количеству, так и по времени их выработки в объектах контроля. Недостатком устройства является также жесткое внедрение его в контролируемую структуру по специальным технологическим цепям.Цель изобретения - повышение оперативности контроля устройства для контроля цифровых систем.Поставленная цель достигается тем, что в устройство для контроля цифровых систем, содержащее регистр сдвига блока вызова операции, первый выход которого соединен со входом блока памяти, введен шифратор,. блок селекции, первый управляющий входкоторого соединен с первым выходом блока вызова операции, второй вход которого соединен со вторым управляющим входом блока селекции, третий управляющий вход которого соединен ,с третьим выходом блока вызова операции, четвертый выход которого сое динен с информационным входом регистра сдвига, установочный вход которого соединен с первым входом блока вызова операции и является входом признака кода операции устройства, кодовый вход которого соединен со вторым входом блока вызова операции, третий вход которого является тактовым входом устройства, группа информационных входов которого соединена с первой группой информационных входов блока селекции, вторая группа ин - формационных входов которого соединена с выходом блока памяти, выход регистра сдвига соединен с четвертым управляющим входом блока селекции, выход которого соединен со входом шифратора, выход которого являешься выходом устройства.При этом блок вызова операции содержит дешифРатор, регистр, элемент ИЛИ, линию задержки, элемент И, первый вход которого является первым входом блока, второй вход которого соединен со входом регистра, выходы которого соединены со входами дешифратора, выход которого является первым выходом блока, второй вход которого соединен с первым выходом линии задержки, второй выход которой явля" ется третьим выходом блока, четвертый выход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента ИЛИ, вход которого соединен с входом линии задержки и является третьим вхо дом блока.Кроме того, блок селекции содержит три группы элементов И, группу элементов ИЛИ, входной регистр, выходной регистр, управляющие входы элементов И первой группы являются первым управляющим входом блока, второй управляющий вход которого соединен с управляющими входами элементов И второй группы, первые информационные входы которых соединены соответственно с выходами выходного регистра, информационные входы которого соединены соответственно с выхо" дами элементов И третьей группы, первые информационные входы которых соединены соответственно со вторыми информационными входами элементов И второй группы и с соответствующими выходами входного регистра, управляющий вход которого соединен с управляющим входом выходного регистра и является третьим управляющим входом блока, четвертый управляющий вход которого соединен с управляющими входами элементов И третьей группы, вторые информационные входы ко" торых соединены соответственно с выходами элементов ИЛИ, входы которых соединены соответственно с выходамиэлементов И первой группы, входы которых являются первой группой инфор 10 15 20 25 30 35 45 50 55 60 мационных входов блока, вторые информационные входы которого соединены с информационными входами входного регистра, выходы элементов И второй группы являются группой выходов блока.На чертеже йредставлена блок-схе. ма устройства для контроля цифровых систем.Устройство содержит регистр 1 сдвига, блок 2 вызова операции, блок 3 памяти, блок 4 селекции и шифратор 5.Регистр 1 сдвига, блок 3 памяти и шифратор 5 являются стандартными элементами цифровой вычислительной техники.Блок 2 вызова операции включает в себя регистр 6, дешифратор 7, элемент И 8, элемент ИЛИ 9 и линию 10задержки.Блок 4 селекции содержит вхоцной регистр 11, выходной регистр 12, группы элементов И 13 - 15, группу элементов ИЛИ 16 - 24.Устройство работает следующим образом.Второй вход блока 2 вызова опера" ии соединен с кодовой магистралью вычислительной системы, по которой передается код операции, выполняемой в системе в данный момент, Код оерации поступает на регистр 6 блока 2 вызова операции и после дешифрации (на дешифраторе 7) на первом выходе блока 2 появляется сигнал, поступающий на соответствующую группу элементов И 13 - 15 через первый вход блока 4 селекции, т.е. каждому коду операции соответствует своя шина дешиФратора /, что обеспечивает выбор одной из групп. Объекты контроля, например блоки приборов системы, подключаются к информационным входамэтих элементов через шестой, седьмойи а -ый входы блока 4 селекции. Од"нако сигналы от объектов контроля пройдут через элементы И лишь при наличии сигнала разрешения на соответствующих.шинах дешифратора 7 блока 2, поступающих с первого входаблока 4. Таким образом, по коду операции осуществляется выбор одного изобъектов контроля.Сигнал Признак кода операции из вычислительной системы поступает на установочный вход блока 2 регистра 1 сдвига и производит в него запись +1. Этот же сигнал поступает через первый вход блока 2 на первый вход элемента 8 блока 2 вызова операции, на второй вход которого поступают тактовые импульсы с магистрали, прошедшие через третий вход блока 2 вызова операции и элемент . . ИЛИ 9. С выхода элемента 8 через четвертый выход блока 2 сигналы поступают на первый вход сдвиговаго регистра 1 и используются как сдвиговые импульсы. Восьмой тактовый импульс с третьего входа блока 2 вызова операции поступает на вход линии 10 задержки и через ее выход, соединенный со вторым выходом блока 2, подается как сигнал Опрос на второй вход блока 4 селекции, а с выхода, соединенного с третьим выходом блока 2 вызова операции, сни мается сигнал Уст. 0 с регистров 11 и 12, который поступает на третий вход блока 4 селекции. Выходы дешифратора 7 блока 2 соединены со входом блока 3 постоянной памяти и обеспечивают считывание информации параллельного кода в регистр 11 через четвертый вход блока 4 селекции.Параллельный код содержит единицы в тех разрядах, которые будут использоваться как разрешение при выделении контрольных сигналов от объекта контроля в блоке селекции.Таким образом, на первом 19, втором 20 и на элементе И 21 происходит совпадение следующих сигналов: сиг" нала от объекта контроля, прошедшего через соответствующую группу входных элементоб. И и ИЛИ, сигнала с одного иэ выходов регистра 1 сдвига, который служит разрешением в инвервале времени, равном длительности между двумя соответствующими тактовыми импульсами и соответствует интервалу времени, в котором должен появиться контролируемый сигнал, а также сигнала с выхода. одного из разрядов регистра 11 блока 4, который также является разрешением для прохождения контролируемого сигнала, если послед ний необходимо проконтролировать (в противном случае разрешения не будет, так как из блока 3 памяти будет считан код с нулем в соответствующем разряде. Очевидно, что сигнал на выходе первого 19, второго 20 и элемента И 21 появляется, если сигнал от объекта появился и является ожидаемым по условиям контроля, пришел в расчетный интервал времени между соответствующими тактовыми импульсами. Информация с выходов указанных элементов И фиксируется в регистре 12 блока селекции и через третий 22,чет вертый 23 и К -ый 24 элемент И посигналу Опрос со входа 24 блока 4 поступает на вход шифратора 5. Шифратор кодирует эту информацию и выдает внутрисистемную кодовую магистраль, соединенную с входом вычислительной машины.Предлагаемое устройство обеспечивает постоянный автоматический контроль сигналов, вырабатываемых в системе, использует в своей работе сигналы, всегда существующие в магистралях, соединяющих приборы, что обеспечивает его использование в широком кругу цифровых систем, имеет простое подключение к объектам контроля, так как использует сигналы с их разъемов,а не требует введение в объекты контроля специальных контрольных трактов,контролирует не только наличие илиотсутствие сигналов, но интервал ихвыработки, что для ряда приборов является весьма актуалыщм.Таким образом, изобретение расширяет функциональные возможности устройства, повышает надежность контро-ля, сокращает время поиска неисправности, а следовательно, повышает коэффициент готовности системы в целом.Появляется воэможность с помощью устройства контроля вести поиск потенциально ненадежных элементов приво"Рдящих к задержкам в выработке сигналов.Формула изобретения1. Устройство для контроля цифровых систем, содержащее регистр сдвига блока вызова операции, первый выход которого соединен со входом блока памяти, о т л и ч а ю щ е е с ятем, что, с целью повышения оперативности контроля, в устройство введеншифратор, блок селекции, первый управляющий вход которого соединен спервым выходом блока вызова операции, 30 второй вход которого соединен со вторым управляющим входом блока селекции,третий управляющий вход которого соединен с третьим выходом блока вызоваоперации, четвертый выход которого 35 соединен с информационным входом ре- гистра сдвига, установочный вход которого соединен с первым входом блока вызова операции и является входомпризнака кода операции устройства,кодовый вход которого соединен совторым входом блока вызова операции,третий вход которого является тактовым входом устройства, группа информационных входов которого соединенас первой группой информационных входов блока селекции, вторая группаинформационных входов которого соединена с выходом блока памяти, выходрегистра сдвига соединен с четвертымуправляющим входом блока селекции, 50 группа выходов которого соединена совходами шифратора, выход которого является выходом устройства.12. Устройство по п. 1, о т л и"ч а ю щ е е с я тем, что блок вызоваоперации содержит дешифратор, элемент ИЛИ, регистр, линию задержки,элемент И, первый вход которого является первым входом блока, второй входкоторого соединен со входом регистра, 60 выходы которого соединены со входамидешифратора, выход которого являетсяпервымвыходом блока, второй вход которого соединен с первым выходом ли.нии задержки, второй выход которой 65 является третьим выходом блока, чет894712 ь % ВИИИПИ Заказ 11490/78 Тираж 748 Подписи Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 вертый выход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента ИЛИ, вход которого соединен с входом линии задержки и является третьим входом блока.3, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок селекции содержит три группы элементов И, группу элементов ИЛИ входной рЕгистр, выходной регистр, управляющие входы элементов И первой группы являются первым, управляющим входом блока, второй управляющий вход которого соединен с управляющими входами элементов И второй группы, первые информационные взводы которых соединены соответственно с выходами выходного регистра, информационные входы кото" рого соединены соответственно с выходами элементов И третьей группы, первые информационные входы которых соединены соответственно со вторыми информационными входами элементов И второй группы и с соответствующимиь"выходами входного регистра, управляющий вход которого соединен с управляющим входом выходного регистра иявляется третьим управляющим входомблока, четвертый управляющий входкоторого соединен с управляющимивходами элементов И третьей группы,вторые информационные входы которыхсоединены соответственно с выходамиэлементов ИЛИ, входы которых соеди-нены соответственно с выходами элементов И первой группы, входы которых являются первой группой информационных входов блока, вторые информационные входы которого оединены с информационными входами вход 15 ного регистра, выходы элементов Ивторой группы являются группой выходов блока.Источники информации,принятые во внимание при экспертизеЩ 1. Авторское свидетельство СССР9 516039, кл, О 06 Р 11/04, 1976.2Авторское свидетельство СССР9 404089, кл, С 06 Р 11/02, 1973