Устройство для синхронизации вычислительной системы

(51)М. Кд. 2)Заявлено 13.02.80 (2 С 06 Г 1/04 и исоелкненнеи заявк арстеанный камнтет СССР 3) Приоритет42 пе делам нзобретен н вткрытнй публнковано 15.1 53 У те К 681.088.8) та опубликования описания 18 . 11 .8 М. Кузавков и О.П. Самотуеин,(72) Авторы изобретения 7) Заявитель яющих исследовательский институчислительных машин аучн ЛЯ СИНКРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ ТЕМЫ(54) УСТРОЙСТВ Йедостатком известного устройствавляется низкая надежность, так как зобретение относится к автомати ке и вычислительнои технике и мож при отказе за формирователя когда на выхо тактово- мплексов н одных ется логиче ст х в тактовых импу прекращается.Наиболее б ой для синхронистемы, котоенератор, фортервалов, сор по модулюСинхронизазкнм по техни нсущности является устроиство для сихронизаци группы блоков обработкиданных, содержащее задающий генера-.тор, выход которого подключен к первому входу формирователя временных интервалов, второй вход которого соединен с выходом триггера, а выход -со входом согласующегося блока. Устройство содержит также сумматор помодулю два, дискриминатор длительности импульсов, представляющий изсебя последовательно соединенные интегратор и пороговый блок, вход дискриминатора длительности импульсовподключен к выходу блока формирования ователь временных и м образ что при отказе заформировател щего геременны ератора илиинтервалов,вателя временивается 0,н ыходе Формиралов устанавл х инте ормирование таыходных шинах овь импульсов вт осуществлятьтора другогоизации, находячем резерве 1) . ачин ся от задающег устройства для генер инхро егося того ор ть использовано в систем питания вычислительных базе перестраиваемых одруктур, а также многомаш слительных комплексов. Известно устройство ации вычислительной с ое содержит задающийгласующии блок, суммат два, триггер и счетчик ция осуществляется так ющего генератора или ременных интервалов, последнего устанавл ая "1", формирование сов в выходных шинах50 формирователя 2 временных интервалов. 55 ияпульсов и к первому входу сумматора по модулю два, а выход - к нулевому входу триггера, выход которогосоединен со вторым входом формирователя временных интервалов, а единичный вход - с выходом сумматора помодулю два, второй вход которого подключей к выходу формирователя временных интервалов 21,Недостатком данного устройства является низкая надежность, что объясняется следующим Характер отказа в задающем. генераторе или формирователевременных интервалов может быть та"ким, что в результате отказа на выходеФормирователя временных интервалов сравной вероятностью установится каклогический "О", так и логическая "1",Когда в результате отказа на выходеформирователя временных интерваловустанавливается логический "О", происходит на логическом уровне автоматическое отключение от выходных шинотказавшего устройства и включениеработоспособного устройства, находящегося до этого в горячем резерве.После переключения устройства продолжается нормальное Функционированиевычислительной системы. Однако еслив результате отказа на выходе формирователя временных интервалов установилась логическая ",", то отключение отказавшегося устройства и включение работоспособного устройства непроисходит и вычислительная системапрекращает свое нормальное функционирование.Ф;Цель изобретения - увеличение надежности.Поставленная цель достигается тем,что устройство для синхронизации вычислительной системы, содержащее задающий генератор, формирователь временных интервалов, блок формированияимпульсов, сумматор по модулю два,дискриминатор длительности импульсов,триггер, причем выход задающего генератора соединен с первым входом формирователя временных интервалов, второй вход которого подключен к выходутриггера, а выход соединен со входомблока формирования импульсов и с первым входом сумматора по модулю два,второй вход сумматора по модулю дваподключен к выходу блока формированияимпульсов, в устройство введен элемент ИЛИ, первый вход которого соединен с выходом сумматора по модулю два,второй вход соединен с выходом дискри 5 10 5 20 25 ЗО 35 40 45 мйнатора длительности импульсов, авыход подключен к нулевому входу триггера, вход дискриминатора длительности импульсов подключен к выходу формирователя временных интервалов, квходу блока формирования импульсов,единичный вход триггера подключен квыходу задающего генератора,На чертеже представлена блок-схема устройства для синхронизации вычислительной системы.Устройство содержит задающий генератор 1, выход которого подключен кпервому входу формирователя 2 временных интервалов и: к единичному входутриггера 3, выход триггера 3 соединен со старым входом формирователя 2временных интервалов, выход которогоподключен ко входам блока формирования импульсов 4, дискриминатора 5 длительности импульсов и к первому входусумматора 6 по модулю два, второйвход сумматора 6 по модулю два соединен с выходом блока формированияимпульсов 4, с выходом 7 устройства 8для синхронизации вычислительной системы и с линией связи 9. Выход дискриминатора 5 длительности импульсови выход сумматора 6 по модулю двасоединены с соответствующими входами элемента 1 О ИЛИ, выход которогоподключен к нулевому входу триггера 3,Устройство работает следующим образом.При включении питания один из задающих генераторов 1 устройств 8 длясинхронизации вычислительной системывключается раньше других и начинает.генерировать импульсную последовательность. Первый импульс этой последовательности задним фронтом переключает триггер 3 в состояние логической "1". Сигнал логической "1" с выхода триггера поступает на второйвход формирователя 2 временных интервалов и разрешает прохождение импульсов с выхода задающего генератора ссоответствующим формированием их параметров с первого входа на выход Таким образом, второй импульс упомянутой импульсной последовательности поступает на вход блока формирования импульсов 4, На выходе блока.фор-мирования импульсов 4 Формируется импульс, повторяющий импульс на еговходе. Этот импульс поступает на выход 7 данного устройства 8 дпя синхронизации вычислительной системы и через линию 9 на выход 7 других устройств 8 для синхронизации. Поскольку логические сигналы на первом и втором входах сумматора 6 по модулю два данного устройства 8 совпадают, на выходе сумматора 6 по модулю два. будет логический "0". Дискриминатор 5 длительности импульсов Формирует на своем выходе также логический "0", поскольку длительность единичных сигналов на его входах не превышает установленных значений. Отсутствие логи- ческоЯ "1" на входах элемента 10 ИЛИ приводит к отсутствию информации на нулевом входе триггера 3. Триггер 3 продолжает оставаться в состоянии логической "1". Аналогично поступают на выходы 7 устройств 8 для синхронизации вычислительной системы третий, четвертый и т.д. импульсы упомянутой импульсной последовательности.Если задающий генератор 1 данного устройства 8 оказался менее инициативным и начал генерировать при включении питания импульсов последовательность не первым, то импульс с инициативного задающего генераторапоступает на второй вход сумматора 6 по модлую два, когда на первом входе этого сумматора будет логический "0", Несовпадение логических сигналов на входах сумматора 6 по модулю два приводит к формированию на его выходе логической "1". Эта логическая "1" поступает через элемент 10 ИЛИ на нулевой вход триггера 3 и переключает его в состояние логической "0" или, если триггер 3 к этому моменту находится в состоянии логического 0, запрещает ему переключение в состояние логической "1". Для организации нормального функционирования устройства 8 можно использовать К-триггер, в качестве нулевого входа - вход Й, а в качестве единичного - вход С, при этом на входе 7 и К должны быть поданы соответственно логическая "1" и логический "О 1. В этом случае нулевал вход. имеет больший приоритет, чем единичный, и переключение триггера в "1" происходит только в том случае, когда информация на установочном (нулевом) входе отсутствует. Если в промежутках между импульсами, действующими на нулевом входе триггера 3, произошло переключение его в "1", то к моменту действия импульса на первом входе формирователя 2 вре 510 5 20 2530 35 40 45"1". При этом предполагается, что работоспособность Формирователя 2 временных интервалов по второму входу 50при упоминавшемся отказе компонентов не нарушаетсяПосле установления на выходе Формирователя 2 временных интервалов логического "0" происходит переключение устройств 8,с изменением их инициативы, что ранее уже рассматривалось. Вычислительная системапродолжает свое нормальное функционирование. Таким образом, в сравнеменных интервалов триггер 3 сбрасывается импульсами инициативного устройства 8, поступающими на нулевой вход триггера 3 из линии связи 9, и прохождение импульсов на выход формировате-. ля 2 временных интервалов запрещается, Таким образом, импульсы устройств 8 с менее инициативными задающимйг 1 . нераторамив линию связи 9 поступать не будут.Если в результате отказа электронных компонентов схем на выходе формирователя 2 временных интервалов инициативного устройства 8 формируется постоянный логический "0", то одно из работоспособных устройств 8 захватывает инициативу. Триггер этого устройства не сбрасывается в "0" и единичный сигнал с его выхода разрешает прохождение импульсов задающего генератора 1 в линию связи 9 и на выходе 7 устроств 8 для синхронизации вычислительной системы.В отличие от известного устройства данное устройство 8 для синхроии" зации вычислительной системы позволяет сохранить работоспособность вычислительной системы, если в результатеюотказа электронных компонентов схемна выходе формирователя 2 временных интервалов устанавливается постоянно уровень логической "1", Дискриминатор 5 длительности импульсов определяет, когда длительность сигнала логической "1" на выходе формирователя 2 временных интервалов превышает установленное значение. Если это произошло, то на выходе дискриминатора 5 длительности импульсов формируется логическая "1", которая поступает через элемент 10 ИЛИ на нулевой вход триггера 3, устанавливает этот триггер в логический "0". Нулевой сигнал с выхода триггера 3, действуя на втором входе формирователя 2 временных интервалов, запрещает формирование на его выходе логической881719 Формула изобретения аж 748 Подписное каэ 9971/72 ИИПИ"Патент", г. Ужгород, ул. Проектная, 4 Филиа нии с известным устройством надежность данного устрдйства для синхронизации вычислительной системы увеличена,Увеличение надежности способствует тому, что затраты на ремонт вычислительной системы уменьшаются, как следствие увеличивается эффективность использования средств вычислительной техники, что приводит к уменьшению стоимости обработки информации. Устройство для синхронизации вычислительной системы, содержащее задающий генератор, формирователь временных интервалов, блок формирования импульсов, сумматор по модулю два,Удискриминатор длительности импульсов, триггер, причем выход задающего генератора соединен с первым входом формирователя временных интервалов, второй вход которого подключен к выходу триггера, а выход соединен со входом блока формироваяия импульсов и с первым входом сумматора по модулю два,второй вход сумматора по модулю дваподключен к выходу блока формирования5,импульсов, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности, в устройство введен элемент ИЛИ,первый вход которого соединен с выходом сумматора по модулю два, второй1 О вход соединен с выходом дискриминатора длительности импульсов, а выходподключен к нулевому входу триггера,вход дискриминатора длительности импульсов подключен к выходу формирователя временных интервалов, к входу блока формирования импульсов, единичный вход триггера подключен к выходу задающего генератора,Источники информации,20 принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке В 2682653/18-24,кл 6 06 Г 1/04, 1978.2. Авторское свидетельство СССР25 В 660043, кл. 6 06 Г 1/04, 1979