Аналого-дискретное интегрирующее устройство

ш 875407 Союз СоветсиикСоциалистическиеРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(5)М. Кл. 6 06 1 3/00С 06 С 7/186 Ьвуаарптеаеый кемитет ФСТР ве делает кэебретеккй н етйрмткй(72) авторы изобретеммп Опытное. конструкторско-технологическое бюрометаллофиэики АН Украинской ССР и институтэлектродинамики АН Украинской ССР"ВЬП= "ОП ф" ВЫХ 1 Изобретение относится к вычислительной технике и предназначено для использования в гибридных вычиСли-.тельных устройствах для длительного быстрого и точного интегрирования про" извольно меняющихся аналоговых напря.-.г жений.Известны аналого-дискретные интегрирующиефУстройства, используеже для длительного интегрирования сиг 1 О налов, которые содержат аналоговый интегратор, компараторы, преобразователь полярности входного сигнала, аналоговые ключи и счетчик для накопления интеграла 1,1 , Однако такие1 устройства имеют ограниченное применение так как обеспечивают возможность интегрирования знакопостоянногоаналогового напряжения.Наиболее близким к предлагаемому техническим решением является аналого-дискретное интегрирующее устройство, содержащее блок преобразования полярности входного сигнала, аналоговый интегратор, компараторы и цифровой блок 2 .Однако известное устройство осуществляет точное интегрирование сигналов только большой длительности. Это обусловлено тем, что элементы петли обратной связи компаратор, цифровой блок, блок преобразования входного сигнала) вносят суммарную временную задержку, Наличие ее приводит к тому, что после достижения выходным напряжением аналогового интегратора порогового уровня управляющий сигнал по петле обратной связи изменяет, знак подыинтегральной функции с задержкой С+ и значение выходного напряжения аналогового интегратора в этот момент составит где ЬО - напряжение аналогового ин-, ВЬ 1 Х тегратора, превьппающее шкалу интегратора.7,ному входу и входу опорного напряжения устройства, управляющий вход соединен с выходом блока 6 определенияполярности, а выход подключен ко вторым входам компараторов 3 и 4.Цифровой блок 5 состоит из элемента ИЛИ 8, входы которого являются входами цифрового блока, управляющеготриггера 9, вход которого подключенк выходу элемента ИЛИ 8, а выход яв"ляется первым выходом цифрового блока5 и соединен со входом блока 10 определения направления счета, форми"рователь 11 счетных импульсов, подключенный к счетному входу счетчика12, выход которого является выходомустройства,Устройство работает следующим образом,Входной сигнал, например 00,поступает через блок 1 преобразованияполярности входного сигщаа на входаналогового интегратора 2 первоначально со своим знаком. Как тольконапряжение на выходе интегратора,имеющее положительное приращение интеграла, достигнет положительного порогового уровня, срабатывает компаратор 3, который через цифровой блок 5изменяет знак подынтегральной функции на выходе блока 1. Это изменяетзнак приращения интеграла на выходеинтегратора 2, выходное напряжениестремится к отрицательному пороговомууровню, при достижении которого срабатывает компаратор 4, что вызываеточередное изменение подынтегральнойфункции через блоки 5 и 1, а следовательно, и,знак приращения интеграла,и выходное напряжение стремится к по-ложительному пороговому уровню. Такимобразом, при знакопостоянном входномсигнале компараторы срабатывают строго поочередно. Если же в какой-либомомент входная величина изменит свойзнак, изменится и знак приращения интеграла на выходе интегратора 2. В.этом случае один из компараторов срабатывает дважды подряд, Цифровой блак5, используя эту информацию, накапливает результат интегрирования после каждого очередного срабатываниякомпаратора при условии, если происходит изменение знака приращения интеграла на выходе аналогового интегратораэто возникает, когда входнаявеличина отсутствует,или соизмерима едрейфом нуля интегратора), накопление результата интегрирования не про 35 3 87540Цель изобретения - повышение точности интегрирования и быстродействия устройства,Поставленная цель достигается тем,что в аналого-дискретное интегрирующее устройство, содержащее последовательно .соединенные блок преобразования полярности входного сигнала ианалоговый интегратор, выход которогоподключен к первым входам компараторов, элемент ИЛИ, входы которого ивходы блока определения направлениясчета. соединены с выходами компараторов, выход элемента ИЛИ через управляющий триггер подключен к уп 35. равляющим входам блока преобразованияполярности входного сигнала и блокаопределения направления счета и через формирователь счетных импульсовк.управляющему входу интегратора исчетному входу счетчика, вход задания направления счета которого соединен с выходом блока определениянаправления счета, введены блок определения полярности входного сигналаи блок формирования порогового уровня, входы которого соединены соответственно с сигнальным входом и входомопорного напряжения устройства, выход подключен ко вторым входам компаЭОраторов, а управляющий вход связанс выходом блока определения полярности входного сигнала, входом соединенного с сигнальным входом устройства,На фиг, 1 показан график напряжений на выходе интегратора до и после компенсации; на фиг.2 - структурная схема аналого-дискретного интегрирующего устройства,Устройство содержит блок 1 пре-.40образования полярности входного сигнала, вход которого подключен к сигнальному входу устройства, а выходсоединен. со входом аналоговогоинтег.ратора 2, компараторы 3 и 4, первые входы которых подключены к выходуаналогового интегратора 2, а выходык цифровому блоку 5, первый выходкоторого подключен к управляющему вхофду блока 1 преобразования полярности 50входного сигнала, а второй - соединен с управляющим входом аналоговогоинтегратора 2, блок 6 определения полярности входного сигнала, вход которого подключен.:к сигнальному входу 55устройства, и блок 7 формирования1 компенсационного) порогового уровня,входы которого подключены к сигналь5 7540 исходит, а на втором выходе цифрового блока 5 формируется команда раз- .ряда интегрирующей емкости аналогового интегратора 2 на величину, достаточную для возвращения выходного напряжения интегратора в пределы его шкалы. Блок 6 определяет полярность входного сигнала и вырабатывает управляющий сигнал с помощью которого из входного сигнала и эталонного опор е ного напряжения на выходе блока 7 формируется компенсационное пороговое напряжение, которое подается на вторые входы компараторов 3 и 4и определяет положительный и отрицательньй .пороговый уровень их .срабатывания,Введение блока определения полярности входного сигнала и блока компен ф сационного порогового уровня выгодно отличает предлагаемое аналаго-дискретное интегрирующее устройство от известного, так как позволяет повы-сить точность, за счет устранения .систематической погрешности, обусловленной временной задержкой, петли обратной связи и существенно увеличить быстродействие за счет уменьшения постоянной интегрирования аналогового интегратора Ю вплоть до. величин, соизмеримых со скоростными качествами операционного усилителя аналогового интегратора. Это позволило уменьшить постоянную интегрирования аналогового интегратора , до 10 М с. и с высокой точностью осуществлять ии35 тегрирование сигналов длительностью до 20 с.фФормула изобретенияАналого-дискретное интегрирующееао устройство, содержащее последователь 7 6но соединенные блок преобразованияполярности входного сигнала и аналоговый интегратор, выход которого подключен к первым входам компараторов,элемент ИЛИ, входы которого и входыблока определения направления счетасоединены с выходаеаа компараторов, выход элемента ИЛИ через управляющийтриггер подключен к управляющим входам блока преобразования полярностивходного сигнапа и блока определениянаправления счета и через формирователь счетных импульсов к управляющемувходу интегратора и счетному входусчетчика, вход задания направлениясчета которого соединен с выходомблока определения направления счета,о т .л и ч а ю щ е е с я тем, что, сцелью повышения точности интегрирования и быстродействия устройства, внего введены блок определения полярности входного сигнала и блок формирования порогового уровня, входы которого соединены соответственно с сигнапьным входом и входом опорного напряжения устройства, выход подключенко вторым входам компараторов, а управляющий вход связан с выходом блока определения полярности входногосигнала, входом соединенного с сигнапьным входом устройства,Источники информации,принятые во внимание при экспертизе1, Патент США У 348593, кл кл. С 06 О 7/18, 1976.2. Авторское свидетельство СССР У 556463, кл. 6 06 1 1/00, 1975 (прототип),875407 иу Составитель актор Т, Киселева Техред Т,Мата