Преобразователь частоты в код

.ЬК фнин Рязанский радиотехническийинститут Заявител(54) ПРЕОБРАЗОВАТЕЛЬ ЧАКОДИРОВАНИ с тотному входу подключена высокая опорная частота .1 .В данном устройстве первый при" шедший импульс входной частоты обнуляет двоичный умножитель и делитель частоты. В тот же момент программный блок устанавливает старший разряд управляющего регистра в . В результате на выходе делителя частоты формируется период длительностью2 и Ц 1 2 где - коэффициент деления делиИтеля частоты,дИ - значение старшего разрядауправляющего регистра.Если Т меньше периода 71 входной частоты Е 1, блок сравнения подает команду в программный блок на возвращенке старшего разряда управляющего регистра в "О". В противном случае он остается в "1", с приходом следующего входного импульса включается п-цй разряд управлякщего регистИзобретение относится к автоматике и вычислительной технике и можетбыть использовано как в качествеавтономного устройства, так и в составе информационно-измерительныхсистем,Известен преобразователь частотыв код поразрядного кодирования, содержащий управляющий регистр, двоичный умножитель, программный блок,1 Облок сравнения, делитель частоты,причем входы программного блока соединены с установками "О" и "1" каждого иэ его разрядов, а входы - соответственно с выходом блока сравнения,ф 1 Юа также с установками в "О" делителячастоты и двоичного умножителя и содним иэ входов блока сравнения,второй вход которого соединен с выходом делителя частоты, вход которого соединен с выходом двоичного умножителя, кодовые входы которого соединены с выходами соответствующих разрядов управляющего регистра, а к ча,Н.К.Кокорин,ушкин, А.А.Маштаков,ОТО В КОД ПОРАЗРЯДНО871093 Благодаря увеличению быстродейст вия снижаются также динамические погрешности, обусловленные изменением входной частоты за время кодиро-вания. 5 формула изобретения 20 В любом 1-том каскаде импульс разностной частоты ЬГ 4 одновременно с установкой в "1" регистрирующего блока 5 проходит через элемент 6 ИЛИ 25 на следующий каскад.Для 1-того каскада условие 1,3) приобретает вид (1) . Моделирующая зависимость предлагаемого устройства аналогична выражению 2 ) для прототиЗО па.Выигрыш в быстродействии предлагаемого устройства достигается за. счет снижения времени задержки в выдаче первого импульса разностной частоты,35(в каждом 1-том каскаде.Использование предложенного устрой, ства позволяет существенно снизить время кодирования. Так, для случая40 Еф 1 = РдС 04,чему соответствует выходной код Я =1 11, уменьшение задержки в вьдаче первого импульса частоты ЬГ 4 для 1-того разряда равно периоду Т 1 =1/ЬТ 1 или, с учетом того,что пРи й 2 = МС 114,С ЬГ=Го/2,Т;2" / Го, выигрыш по времени кодирования предложенного устройства .по сравнению с прототипом составит 50 г".Е Т-5иГо/2 . Вычитающий блок 4 первого каскада реализует операцию Гу-ГО. Если Р ) ГО , импульсы разностной частоты появляются на выходе вычитающего блока 4, связанном с установкой "1" регистрирующего блока 5, устанавливая последний в "1"значе" ние старшего разряда выходного кода становится равным "1"), В противном случае регистрирующий блок 5 устанавливается импульсами с противоположного выхода вычитающего блока 4 в "0".Следующий каскад функционирует аналогичным образом с той разницей, что вместо Р) и о подаются частоты 1 и Го/2 где где И - разрядность кода ЙИзвестно, что время кодированиядля прототипа составляетги ФТ =к: Следовательно, быстродействие предложенного устройства вдвое выше быстродействия прототипа, т.к. Преобразователь частоты в код,содержащий генератор опорной частоты, выход которого соединен со входом двоичного делителя частоты ипервым входом блока временного разделения импульсов, второй вход которого соединен с шиной входной частоты, а выход соединен со входомИ-ного из последовательно соединенных каскадов, состоящих из вычитающих и регистрирукицих блоков и элементов И и ИЛИ, выход каждого из каскадов соединен со входом следующегокаскада, при этом. первые входы вычитающих блоков каждого каскада соедииены с соответствующими выходамидвоичного делителя частоты, а вторыевходы соединены со входом каскадаи с первым входом элемента И того жекаскада, второй вход которого соединен с нулевым выходом регистрирующего блока, а выход соединен с первымвходом элемента ИЛИ, выход которогосоединен с выходом каскада, а выходывычитающих блоков подсоединены к соответствующим входам регистрирующегоблока, о т л и ч а ю щ и й с я тем,что, с целью увеличения быстродействия, второй вход элемента ИЛИ каждого каскада соединен с единичным входом регистрирующего блока этого жекаскада,Источники информации,принятые во внимание при экспертизе1. Мартяшин А.И. и др. Преобразователи электрических параметров длясистем контроля и измерения, МЭнергия, 1976, с. 208-209.2. Авторское свидетеЛьство СССРВ 251958, кл, С 01 й 23/02, 20.05.68ППП Патент , г Ужгород, ул. Проектная, 4 Тираж 735ударственногоам изобретенийсква, Ж, Ра митет откр ская