Устройство тактовой синхронизации

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСфциапнсткческкнРеспубики ц 860332.662 (088.8) аа делан нзебретеннй и атнрытнйОпубликовано 30.08,81, Бюллетень М 32 Дата опубликования описания 30.08.81(54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ Изобретение относится к электросвязи и может использоваться в системе передачи информации для синхронизации приемника и передатчика путем регулирования фазы с помощью принятых кодовых сигналов, которые не содержат синхронизирующей информации.Известно устройство тактовой сннхрониз. цни, содержащее генератор тактовых импульсов и последовательно соединенные первый цифровой фильтр, блок добавления и нсклю. чения импульсов, первый делитель частоты и второй делитель частоты, а также последовательно соединенные аналого-цифровой преоб. разователь и второй цифровой фильтр, при этом выход генератора тактовых импульсов подключен к опорным входам блока добав. пения и исключения импульсов и аналогоцифрового преобразователя 11.Однако известное устройство имеет большое время вхождения в синхронизм,.Цель изобретения - уменьшение времени вхождения в сннхронизм.Для достижения цели в устройство тактовой синхронизации, содержащее генератор тактовых импульсов и последовательно соединен.ные первый цифровой фильтр, блок добавле.ния и исключения импульсов, первый делитель частоты и второй делитель частоты, а также последовательно соединенные аналого.5цифровой преобразователь и второй цнфровои фильтр, при этом выход генератора тактовых импульсов подключен к опорным входам блока добавления и исключения импульсов и 10аналого-цифрового преобразователя, введены блок сравнения, триггер, сумматор по моду.лю два, последовательно соединенные пер.вый ключ, накопительный сумматор, второй ключ и регистр сдвига, а также последователь.15но соединенные распределитель импульсов первый элемент И, элемент ИЛИ, элемент памяти, пороговый блок и второй элемент И, к второму входу которого и второму входу второго делителя частоты подключен выход апервого элемента И а выход второго эле 1мента И подключен к первому входу распределителя импульсов, к второму, третьему и четвертому входам которого подключены соответственно выходы второго делителя часто 860332ты, первого делителя частоты и 1 генераторатактовых импульсов, а выходы распределите.ля импульсов подключены соответственно квторому входу элемента ИЛИ и к управляв.шим входам блока добавления и исключенияимпульсов, триггера первого ключа, накопительного сумматора, второго ключа и регист.ра сдвига, выход которого подключен к второму входу второго ключа и первому с вхо.ду первого ключа, к второму входу которогоподключен выход второго цифрового фильт-ра, при этом выход накопительного сумматораподключест к второму входу элемента памятии к первым вхоцам триггера и блока сравнения, к второму входу которого и первомувходу сумматора по модулсо два подключенвыход элемента памяти, а выход блока срав.ненни под лт( ттп к второму входу первогоэлемента И, причем вьсход триггера подкшоченк второлту нхочу сумматора по модулю два,выход которого подключен к входу первогоцифрового фильтра,11 а черт же тсостстанлстса структурная электрсссеская схема стрел,сох(ессссого устройства,Устройство содержит ассалого-щфровой пре.обраэовасечь 1, генератор 2 тактовых импуль.сов, цифровой фильтр 3, ключ 4, накопительссый (улт ситор ., тегиетр 6 ссстссста, ключ 7,расстрелссггтсст 8 ттс.тссульсовэлелтетст 9 памяти, блок 10 срас.ссенсся, элемент И 11, элементПЛП 12, э,семги 1: 13, пороговый блок 14,делитель с 5 1 састотьс сритсер 16 цифровойфвсстрс, сумматор 18 по ьсодулсо два, блок9;собассстетсстч ст стсс(лючессня импульсов и дели 1 ессь 20 чэстогьс,Усграстсттсо гас(товосс синхронизации работаетс.седующим обраэолт,Ьфроаыс отсчеты с выхода ассалого-цифро.ного преобразователя 1 в моменты времени,оссределяслсс,се импульсами с выхода генератора 2 Га(тоинх сслтсг)льсон, ссостустасот сс цифровой фттльтр 3. н котором осуществляется усреднение отсчетов. Частота отсчетов на выходе цифрового фильтра 3 меньше частоты входных отсчетов. После включения устройства так.тоной сннхронизапии цифровые отссеты э свыхода шсфрового фильтра 3 через ключ 4 но.стустают на вход накопительного сумматора 5,Послеэтого в накопительный сумматор 5 черезключ 4 поступает выходной отсчет Етрегистра б. Сформированное в накопительном сумма.тоРе 5 число 7,=Ус,+ .тт, и чеРез ключ 7 поступает на вход регистра б, после чего содер.жимое регистра 6 сдвигается на один разряд,а,накопительный сумматоробнуляется. Длина регистра б равна и. Управление работойклсоча 4, накопительного сумматора 5, ключа7 и регисгра 6 осуществляется с помощью импульсов, поступающих от распределителя 8 им.пульсов,После накопления принимаемого сиснала втечение определенного числа 5 - 10 символовв предлагаемом устройстве вычисляется и за.писываетсЯ в РегистР 6 число 71,=УС+Ет ст,Затем выход регистра 6, соединенный черезключ 4 с входом накопительного сумматора5, соединяется через ключ б с входом регистра 6.Далее числа Й 1 где 1:1,2,1 т, записанныев регистре 6, цйклически сдвигаются на и раз.рядов, а в накопительном сумматоре 5 приэтом образуется сумматтХ = ".у1=4 ";. с-,- Логическая величина 6.т принимает значения 1 и представляет собой отсчеты сигнала,используемого в качестве информационногосимвола 1, Число Лс с выхода накопительного сумматора 5 поступает на.вход ключа7 и на вход блска 10 сравнения. В блоке2010 число Л сравнивается с числом, записанным в многоразрядном элементе 9 памятитдо начала работы устройства тактовой снн.хроиизации элемент памяти 9 обнуляется).Если число Х больше числа, содержаще.гося в элементе 9 памяти, то с выхода бло.25ка 1 О на первый вход первого элемента И11 поступает "1",Если число, записанное в элементе 9 памяти больше порога, то с выхода пороговогоблока 14 на вход элемента И 13 поступает"1", В этом случае управляющий импульсот распределителя 8 импульсов через элементИ 11 и элемент ИЛИ 12 поступает на управ.ляющий вход элемента 9 памяти, обеспечи.вая запись в нее числа Л., Этот же управ 35 ляющий импульс, прошедший через элементИ 11,поступает на вход сброса делителя 15частоты, обеспечивая его фазнрование, и через элемент И 13 - на вход распределителяимпульсов 8. Всего вычисляется тс чисел Л4 О Если нн одно из чисел 3.1.не превышает норог в пороговом блоке 14, то процедуравхождения в ситсхронизм начинается сначала,Если хотя бы одно из чисел Л 1. превышаетпорог в пороговом блоке 14, то отсчеты У 1.с выхода цифрового фильтра 3 поступают че.рез ключ 4 в накопительный сумматор 5 идалее через ключ 7 в регистр б. Наконитель.ный сумматор 5 обнуляется. Эта процедураповторяется до поступления в распределитель8 импульсов импульса в выхода делителя 15 тчастоты т,частота следования импульсов с выхода делителя 15 частоты примерно равна тактовой:частоте, а момент появления импульса - соответственно максимальному из и чисел 3 1- )После тактового момента в накопительном55 сумматоре 5 формируется число, равноеИХ =Д1 д.Ъ- с 1 т а числа М 1. , записанные в регистре б, циклически сдвигаются,860332 Устройство тактовой синхронизации, содерзацее генератор тактовых импульсов и после довательио соединенные первый цифровой фильтр, блок добавления и исключения импульсов, первыи делитель частоты и второй. Знак числа Х 1- записывается в триттер 16при поступлении управляющего импульса отраспределителя 8 импульсов, а накопительныйсумматор 5 обнуляется. Знак числа Х 1. явля.ется выходным информационным символом,а управляющий импульс, обеспечивающий запись знака числа Х 1- в триггер 16, являетсятактовым импульсом, После окончания вычнс.пения числа Х вычисляется число1=,М 6Р Ф Здесьэ,; где 1:И; - отсчеты опорного сигнала,принимающие значения1,0, +1,При поступлении управляющего импульсаот распределителя 8 импульсов через элементИЛИ 12 на управляющий вход элемента 9 па.мяти число 1 переписывается иэ накопительного сумматора 5 в элемент 9 памяти, С выхода элемента 9 памяти число 31. поступаетв цифровой фильтр 17, причем знаковый"раз-ряд числа 31. складывается в сумматоре 18по модулю два с логическим значением информационного символа, поступающего с выходатриггера 16.Цифровой фильтр 17 усредняет поступающиеотсчеты и формирует сигналы добавления и,исключения импульсов, поступающие в блок19 добавления и исключения импульсов.Блок 19 добавлешя и исключения импуяь.сов обеспечивает регулирование фазы импуль.сов, поступающих в распределитель 8 импульсов с выхода делителя 20 частоты.ехавсо.экономический эффект изобретениязаключается в уменьшении времени устаиовле.ния синхронизации тактов, что позволяет уве.личить пропускную способность жпшй переда.чи информации, Использование в устройстветактовой синхронизации цифровой обработкисигналов обеспечивает высокую надежностьустройства и стабильность его параметров,Формула изобретения делитель частоты, а также последовательносоединенные аналого-цифровой преобразовательи второй цифровой фильтр, при этом выходгенератора тактовых импульсов подключенк опорным входам блока добавления и ис.ключення импульсов и аналого-цифрового преобразователя, о т л и ч а ю щ е е с ятем, что, с целью уменьшения времени вхож.дения в синхронизм, введены блок сравнения,1 о триггер, сумматор по модулю два, последова.тельно соединенные первый ключ, накопительный сумматор, второй ключ и регистр сдвига, а также последовательно соединенныераспределитель импульсов, первый элемент.И, элемент ИЛИ, элемент памяти, порого-вый блок и второй элемент И, к второмувходу которого,н второму входу второго де.лнтелячастоты подключен выход первого элемента И, а выход второго элемента И подклю.чен к первому входу распределителя импуль.сов, к второму, третьему и четвертому входамкоторого подключен;д соответственно выходы второго делителя частоты, первого делителя частотыи генератор: тактовых импульсов, а выходы распределителя импульсов подключены.соответствен.но к второму входу элемента ИЛИ и к управляющим входам блока добавления и исклю.чення импульсов, тритгерч, первого ключа, накопительного сумматора, второго ключа и ре.гистра сдвига, выход которого подключен квторому входу второго ключа и первому вхо.ду первого ключа, к второму входу которогоподключен выход второго цифрового фильтра,при этом выход накопительного сумматораподключен к второму входу элемента памятии к первым входам триттера и блока сравнения, к второму входу которого и первомувходу сумматора по модулю два подключенвыход элемента памяти, а выход блока срав-нения подключен к второму входу первогоэлемента И, причем выход триггера подклю.чен к второму входу сумматора по модулюдва, выход которого подключен к входу первого цифрового фильтра,Источники информации,прюппые во внимание при экспертизе1, Шляпоберский В. И, Основы техникипередачи дискретных сообщений. МффСвязь",1973, с. 275, рнс. 5,15 1 прототип).860332 сдактор С. Юско аказ 7575(32 Тираж б 98И Государственногоелам изобретений нква, Ж - 35, Раушск лнал ППП "Патент", г. Ужгород, ул, Проектнал,ВНИИЛ но д 113035, МосСоставитель Е. ПогибловТехред 3. Фанта Корректор Л. Ив Подписное комитета СССР открьиий ая наб., д. 45