Устройство защиты от ошибок

Соиаз СоветсимкСоциалистическиереспублик ОП ИСАНИЕИЗОБВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 30.08. 79 (21) 2813510/18-09 М. Кл с присоединением заявки ре 041. 1 10 Гооударстеенныа комнт 1 риорит СССР по елам наобретеннй и открытнйовано 30. 06. летень Я 2 я 30,06,81 53) УДК 621.39 .664 (088.8 ата опубликования описани 72) Авторы изобретени А,Г. Дотолев, А.П,Кивачицкий, В.В. ельский лиорати Всесоюзный научно-иссле комплексной автоматизац 1) Заявитель 4) РОЙСтво ЗАЩИТЫ От ОНИВ ние относится к технике а связи и может использоваться в ппаратуре передачи данных для защиты от ошибок.Известно устройство зашиты от оши бок, содержащее приемник, .выход .двоичных сигналов которого подключен ко входу первого и-разрядного регистра сдвига, и выходов которого подключены к соответствующим входам блока проверки на четность, второй и-разрядный регистр сдвига, вход ко" торого соединен с выходом детектора качества, вход которого соединен с другим выходом приемника, а и выходов первого и-разрядного регистра сдвига подключены к соответствующим входам блока запрета с 0. тное устроиство имеетность принимаемой дна овышение досинформации,0 ко извес низкую достовер нформации. Цель изобретения оверности принимаемДля этого в устройство защитыот ошибок, содержащее приемник, вы-,ход двоичных сигналов которого подключен ко входу первого и-разрядногорегистра сдвига, и выходов которого 5подключены к соответствующим входамблока проверки на четность, второйи-разрядный регистр сдвига, вход которого соединен с выходом детектора окачества, вход которого соединенс другим выходом приемника, а и выходов первого п разрядного регистрасдвига подключены к соответствующимвходам блока запрета, введены и трехвходовых элементов совпадения, (и+1)двухвходовых элементов совпадения,пороговый элемент и инвертор, приэтом первый выход блока проверки начетиость подключен к объединеннымпервым входам (и+1) двухвходовыхэлементов совпадения, вторые входыи которых объединены с соответствующими входами блока запрета и входамипорогового элемента, а выходы - подключены к соответствующим входам первого и-разрядного регистра сдвига, второй выход блока проверки на четность подключен к объединенным первым входам трехвходовых элементов совпадения,.вторые входы которых соединены с соответствующими выходами первого и-разрядного регистра сдвига, третьи входы объединены и соединены с выходом инвертора, вход которого соединен с объединенным выходом порогового элемента и с выходом (и+1) двухвходового элемента совпадения, другой вход которого соединен с выходом блока запрета.На чертеже представлена структурная электрическая схема устройства. Устройство защиты от ошибок содержит приемник 1 с детектором 2 качества, блок 3 запрета, блок 4 проверки на четность, первый и второйи-разрядные регистры 5 и б сдвигасоответственно, и трехвходовых элементов 7 совпадения, (и+1) двухвходовых элементов 8 совпадения, пороговыйэлемент 9, инвертор 1 О,Устройство работает следующим образом.В исходном положении на выходеинвертора 10, связанного с третьимивходами и-трехвходовых элементов 7совпадения, подан разрешающий импульсПринимаемая кодовая комбинация изприемника 1 в и-разрядном двоичномкоде записывается в первый и-разрядный регистр 5 сдвига, а с детектора2 качества во второй и-разрядныйрегистр 6 сдвига - вектор ошибки.Из первого и-разрядного регистра 5сдвига кодовая комбинация поступаетна проверку в блок 4 проверки начеткость, в результате которой онвырабатывает либо сигнзл "Правильно",либо - "Ошибка". Сигнал "Правильно" .поступает на вторые входы трехвходовых элементов 7 совпадения, которыепри наличии разрешающего сигнала инвертора 10 в параллельном коде выдают информацию потребителю. Еслипринятая кодовая комбинация определе"на блоком 4 проверки на четностькак недостоверная, он вырабатываетсигнал "Ошибка" и подает его на вто.рые входы двухвходовых элементов 8совпадения, одна из которых, на ко.торую поступает импульс ошибочнойячейки .второго и-разрядного регистрага, и выходов которого подключены 45к соответствующим входам блока проверки на четность, второй и-разрядный регистр сдвига, вход которогосоединен с выходом детектора качества, вход которого соединен с другим 50выходом приемника, а и выходов первого и-разрядного регистра сдвигаподключены к соответствующим входамблока запрета, о т л и ч а ю ц е - 55е с я тем, что, с целью повышениядостоверности принимаемой информации,введены и трехвходовых элементовсовпадения, (и+1) двухвходовых эле-,ментов совпадения, пороговый элемент1 5 10 15 20 25 30 35 б сдвига, вырабатывает на ошибочной ячейке первого и-разрядного регистра сдвига. 5 исправляющий импульс. Исправленная комбинация из ячеек первого и-разрядного регистра сдвига 5 проверяется блоком 4 проверки на четкость и выдается потребителю. При наличии во втором и-разрядном регистре сдвига 6 двух и более ошибок последний заставляет срабатывать пороговый элемент 9, выходной сигнал которого инвертирует сигнал на входе инвертора 1 О, запрещающий выдачу информации, и формирует запрос на повторение кодовой комбинации, При необнаружении ошибки детектором качества 2 второй и-разрядный регистр 6 сдвига содержит нулевой вектор ошибки и при наличии сигнала Ошибка" блока 4 блок 3 запрета через (и+1) двухвходовый элемент совпадения 8 подает сигнал на вход инвертора 10, запрещающий выдачу информации потребителю, и формирующий запрос на повторение посылки.1Таким образом, предлагаемое устройство позволяет исправлять одиночные ошибхи не меняя надежности работы устройства с блоком проверки на четность и детектором качества, и повышает скорость передачи информации, так как вследствие исправления одиночных ошибок, составляющих большой процент в кодовых комбинациях различной длины, значительно сокращается суммарное время на переспросы.формула изобретенияУстройство защиты от ошибок, содержащее приЕмник, выход двоичныхсигналов которого подключен ко входупервого и-разрядного регистра сдви84326и инвертор, при этом первый выход блока проверки на четность подклю-, чен к объединенным первым входам (и+1) двухвходовых элементов совпадения, вторые входы и которых объединены с соответствующими входами блока запрета и входами порогового элемента, а выходы - подключены к соответствующим входам первого и-разрядного регистра сдвига, второй выход 1 о блока проверки на четность подключены к объединенным первым входам трехвходовых элементов совпадения, вторые входы которых соединены с соответствующими выходами первого и-разрядного 15 7 6регистра сдвига, третьи входы объединены и соединены с выходом инвертора, вход которого соединен с объединенным выходом порогового элемента и с выходом (и+1)-двухвходового элемента совпадения, другой вход которого соединен с выходом блока запрета.Источники информации э принятые во внимание при экспертизе1. Котов П.А. Повышение достовер" ности передачи цифровой информации, М., "Связь", 1966, с.137-139 (прототип).ктор М. Пожо 98 аказ 5166 83 Тираж ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, РаПодписное омитет ткрыт кая н д. 4/ илиал ППП "Патент", г. Ужгород, ул. Проектна