Аналого-цифровой преобразователь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советскик Социалистических Республик(51)М. Кл Н 03 К 13/17 с присоединеииеем заявки Нов Государстеениый комитет СССР по делам изобретеиий и открытий(71) Заявитель Таганрогский радиотехнический институт им. В.Д. Калмыкова 2(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЭОВАТЕЛЬ т, пц р ц(2 п, - Изобретение относится к иэмеритеЛьной технике и может быть использовано в информационно-измерительных сист емах, гибридных вычислительных комплексах, системах автоматики, регулирования и контроля.Известен аналого-цифровой преобразователь повышенного быстродействия, содержащий суммирующий усилитель, ос- о новной цифроаналоговый преобразователь (ЦАП), компараторы, дополнительный ЦАП, дешифраторы, регистр прсиежуточной памяти, выходной регистр и блок управления 1.Недостатком этого преобразователя являются отсутствие возможности кодирования сигналов обеих полярностей и необходимость использования для его реализации прецизионных, сложных в настройке элементов.Известен также аналого-цифровой преобразователь с циклическим уточнением результата, содержащий набор масштабных усилителей (усилитель с перестраиваеьим коэффициентом усилений), коммутатор аналоговых сигналов, многопороговый компаратор, нуль- орган, дааифратор, блок управления, сумматор, регистр памяти и набор цифроаналоговыхпреобразователей 2 . Однако данное устройство характеризуется невозможностью кодирования двухполярных сигналов, приводящей также к тому, что время преобразования входного сигнала тр становится переменным и может колебаться в пределах где т " время одного элементарногоцикла преобразования,пц - минимально возможное количество циклов в течениевсего процесса преобразования еЦель изобретения - расширение Функциоиальных воэможностей преобразователя.Поставленная цепь достигается тем, что в аналого-цифровой преобразователь, содержащий усилитель с перестраиваеьым коэффициентом передачи, первый вход которого соединен с шиной входного сигнала, второй вход через последоват льно соединенные цифроаналоговый преобразователь, регистр памяти соединен с выходом дешифратора, выход подключен к первому входу многопорогового ком 839046паратора, а третий вход соединенс выходом блока управления, вторымвходом многопорогового компаратораи первым вхсдом сумматора, введеныблок формирования нормального унитарного кода, формирователь кода и5блок коррекции сигнала обратной связи,первый вход которого соединен с выходом блока управления, второй входсоединен с первым выходом многопорогового компаратора и первым входомформирователя кода,а выход соединенсо вторым входом усилителя с перестраиваежм коэффициентом передачи,причем второй выход многопороговогокомпаратора через блок формированиянормального унитарного кода соединен с входом дешифратора, выход которого соединен со вторым входомформирователя кода, выход которогосоединен со вторым входом суммато;ра, 20На чертеже представлена структурная схема аналого-цифрового преобразователя.Преобразователь содержит блок 1управления, усилитель 2 с перестраиваемым коэффициентом передачи, многопороговый компаратор 3, блок 4 Формирования нормального унитарного кода,блок 5 коррекции сигнала обратнойсвязи, формирователь б кода, дешифратор 7, регистр 8 памяти, сумматор 9, цифроаналоговый преобразователь (ЦАП) 10, шина 11 входногосигнала.Выход блока управления соединенс управляющим входом усилителя 2,, к неинвертирукщему входу которогоподключена шина входного сигнала.В процессе преобразования коэффициент передачи усилителя 2 К принимает 6 различных значений, возрас Отая последовательно в 1; раз накаждом. циклеК=М ,(+1) - таков по сравнению с-ымциклом50номер цикла преобразования,- число элементарных цикловпреобразования;число двоичных разрядовкода цифрового эквивалентавходного аналогового сигнала,определяемых на одном цикле,Выход усилителя 2 соединен со входом многопорогового компаратора 3,число порогов й которого выбирается 60из аоотнсшения йщ 2" -1. Пороги выбрани таким образом, что порога, настроенного на нулевой сигнал, нвт. Сдела-.но это для того, чтобы избежать ошибка знака при кодировании сигнала в окрестности йуля, Пороги расположены симметрично относительно нуля в обе полярности и отличаются друг от друга на постоянную величину - квант цикла. Один выход многопорогового компаратора соединен со входом блока 4 формирования нормального унитарного кода, а другой выход - со входами блока 5 коррекций сигнала обратной связи и формирователя б кода. Блок 4 приводит возможно ошибочные кодовые комбинации на, выходе многопорогового компаратора, возникающие вследствие большого допустимого разброса зон нечувствительности соседних компараторов, к сплошной последовательности единиц, т.е. к нормальному унитарному коду. Выход блока 4 соединен со входом дешифратора 7 унитарного кода в позиционный двоичный код.Блок 5 вводит поправку в сигнал обратной связи, учитывающую полярность результата измерения, полученного на текущем цикле, и компенсирующую добавку в сигнал обратной связи на последнем цикле, учитывающую смещение порогов, многопорогового компаратора относительно нуляВыход дешифратора 7 соединен со вторыми входами формирователя б кода исо входами регистра 8 памяти. Выход формирователя б соединен со входом сумматора 9, а выход регистра 8 памяти со входами ЦАП 10, который на каждом цикле формирует аналоговый эквивалент сигнала, соответствующий поступающему на регистр 8 памяти цифровому коду из дешифратора 7, Аналоговые выходы ЦАП 10 и блока 5 подключены к инвертирующему входу усилителя 2. Выход блока 1 управления соединен также с управляющими входами многопороговогр компаратора 3, блока 5, регистра памяти 8 и сумматора 9. Блок 1 управления осуществляет синхронизацию работы преобразователя.Устройство работает следующим образом. Импульсом подготовки к работе все узлы устанавливаются в исходное состояние. Преобразуемдй сигнал поступает на нвинвертирующий вход усилителя, который на первом цикле имеет коэффициент передачик К 1. С выхода усилителя сигнал подается на вход многопорогового компаратора. Код, формируеьый на его выходе, может отличаться от унитарного наличием нулей среди сплошного ряда единиц. Возникает это вследствие грубой настройки (подборки) компараторов, эоны нечувствительности которых могут перекрываться (между собой). Код с выхода многопорогового компаратора поступает поэтому на вход блока 4 формирования нормального унитарного кода.839046 Составитель Л.БеляеваРедактор Л.Петрова Техред С.Мигунова Корректор М.Демчн Тираж 988, Подписноедарственного комитета СССРам изобретений и открытийосква, Ж, Раушская наб., д. 4/ Э Филиал з 4180/3 ВНИИПИ Г по д 113035